Also published as:

US2002042193 (A²)

METHOD FOR MANUFACTURING SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

Patent number:

JP2002110679

Publication date:

2002-04-12

Inventor:

NOGUCHI JUNJI; ASAKA SHOJI; KONISHI

NOBUHIRO; OHASHI TADASHI; MARUYAMA

HIROYUKI

Applicant:

HITACHI LTD

Classification:

- international:

H01L21/3205; H01L21/304; H01L21/768; H01L21/8234;

H01L27/088

- european:


Application number: JP20000300853 20000929

Priority number(s):

Abstract of JP2002110679

PROBLEM TO BE SOLVED: To improve insulation breakdown resistance (reliability) of a copper wiring formed, using the Damascene method.

SOLUTION: A method for manufacturing a semiconductor integrated circuit device comprises the steps of sequentially treating it for reducing and acid cleaning by alkali cleaning, hydrogen annealing or the like in the case of cleaning after CMP. The method further comprises the steps of hydrogen plasma treating and ammonia plasma treating a semiconductor substrate 1, prior to the formation of an insulating film 19b for a cap film, after cleaning after the CMP. Thus, embedding wiring 23a containing a copper as a main component is formed on an interlayer insulating film constituted of an insulating material having a low permittivity.



1 : 字導效基礎 16c, 15d : 熱震器 21e : 梯震器/13/7数 25a : 北梯電路 32e : 海心以不能線

Data supplied from the esp@cenet database - Patent Abstracts of Japan

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2002-110679 (P2002-110679A)

(43)公開日 平成14年4月12日(2002.4.12)

FI			<u>-</u>		
	01 (004			-7]-1*(参考)	
H01L	21/304		622Q		
			641	5 F 0 4 8	
			645C		
	21/88		K		
21/90			J		
未請求請求	項の数39	OL	(全 53 頁)	最終頁に続く	
(71)出願人	、 0000051 株式会		製作所		
9日(2000.9.29) 東京都千			F代田区神田駿河台四丁目 6 番地		
(72)発明者					
(-//4/1			新町六丁日16	番地の3 株式	
			デアパイス開		
(72)発明者			カノハイへ回	元ピング内	
			9cm-4	TIME A LAND	
				番地の3 株式	
			サテバイス開	発センタ内	
(74)代理人	. 1000800	201			
	弁理士	筒井	大和		
	(74)代理人	(74)代理人 100080	(74)代理人 100080001	会社日立製作所デバイス開 (74)代理人 100080001 弁理士 筒井 大和	

最終頁に続く


(54) 【発明の名称】 半導体集積回路装置の製造方法

(57)【要約】

【課題】 ダマシン法を用いて形成された銅配線の絶縁 破壊耐性(信頼性)を向上する。

【解決手段】 CMP後洗浄に際して、アルカリ洗浄、水素アニール等による還元処理および酸洗浄を順に施す。また、そのCMP後洗浄後、キャップ膜用の絶縁膜19bの形成前に、半導体基板1に対して、水素プラズマ処理およびアンモニアプラズマ処理を施す。このようにして低誘電率な絶縁材料で構成される層間絶縁膜に、銅を主成分とする埋め込み配線23aを形成する。







【特許請求の範囲】

【請求項1】 以下の工程を有することを特徴とする半 導体集積回路装置の製造方法;

(a) 半導体基板の第1の主面上に第1の絶縁膜を堆積する工程、(b) 前記第1の絶縁膜に配線開口部を形成する工程、(c) 前記配線開口部内を含む前記第1の絶縁膜上に、配線形成用の第1の導体膜および銅を主成分とする配線形成用の第2の導体膜を順に堆積する工程、

(d) 前記配線形成用の第1,第2の導体膜を研磨することにより、前記配線開口部内に配線を形成する研磨工程、(e) 前記研磨工程後の半導体基板に対して洗浄処理を施す工程、(f) 前記洗浄処理後の半導体基板に対して水素ガス雰囲気中においてプラズマ処理を施す工程、(g) 前記洗浄処理後の半導体基板に対してアンモニアガス雰囲気中においてプラズマ処理を施す工程、

(h) 前記水素ガスプラズマおよびアンモニアガスプラズマ処理後、前記第1の絶縁膜および前記配線上に第2の絶縁膜を堆積する工程。

【請求項2】 請求項1記載の半導体集積回路装置の製造方法において、前記洗浄処理は、アルカリ性溶液を用いた洗浄処理および酸性溶液を用いた洗浄処理を有することを特徴とする半導体集積回路装置の製造方法。

【請求項3】 請求項2記載の半導体集積回路装置の製造方法において、前記アルカリ性溶液がアミノエタノールを含むことを特徴とする半導体集積回路装置の製造方法。

【請求項4】 請求項2記載の半導体集積回路装置の製造方法において、前記洗浄処理は、前記アルカリ性溶液を用いた洗浄処理、選元性処理および前記酸性溶液を用いた洗浄処理を順に施す工程を有することを特徴とする半導体集積回路装置の製造方法。

【請求項5】 請求項2記載の半導体集積回路装置の製造方法において、前記研磨工程後、前記洗浄処理前に、還元性処理を施す工程を有することを特徴とする半導体集積回路装置の製造方法。

【請求項6】 請求項2記載の半導体集積回路装置の製造方法において、前記研磨工程後、前記酸性溶液を用いた洗浄処理の前に、還元性処理を施す工程を有することを特徴とする半導体集積回路装置の製造方法。

【請求項7】 請求項6記載の半導体集積回路装置の製造方法において、前記還元性処理は、前記半導体基板に対して水素ガス雰囲気中において熱処理を施すものであることを特徴とする半導体集積回路装置の製造方法。

【請求項8】 請求項6記載の半導体集積回路装置の製造方法において、前記還元性処理は、前記半導体基板に対して水素ガスプラズマ処理を施すものであることを特徴とする半導体集積回路装置の製造方法。

【請求項9】 請求項6記載の半導体集積回路装置の製造方法において、前記還元性処理は、前記半導体基板に対してアンモニアガスプラズマ処理を施すものであるこ

とを特徴とする半導体集積回路装置の製造方法。

【請求項10】 請求項1記載の半導体集積回路装置の 製造方法において、前記洗浄処理は、酸性溶液を用いた 洗浄処理を施す工程を有することを特徴とする半導体集 積回路装置の製造方法。

【請求項11】 請求項10記載の半導体集積回路装置の製造方法において、前記研磨工程後、前記酸性溶液を用いた洗浄処理の前に、還元性処理を施す工程を有することを特徴とする半導体集積回路装置の製造方法。

【請求項12】 請求項1記載の半導体集積回路装置の 製造方法において、前記洗浄処理後であって、前記水素 ガスプラズマおよびアンモニアガスプラズマ処理前に、 前記半導体基板に対して還元性ガス雰囲気中において熱 処理を施すことを特徴とする半導体集積回路装置の製造 方法。

【請求項13】 請求項1記載の半導体集積回路装置の 製造方法において、前記銅を主成分とする配線形成用の 第2の導体膜をメッキ法によって堆積することを特徴と する半導体集積回路装置の製造方法。

【請求項14】 請求項1記載の半導体集積回路装置の 製造方法において、前記第1の絶縁膜が低誘電率な絶縁 膜からなることを特徴とする半導体集積回路装置の製造 方法。

【請求項15】 請求項1記載の半導体集積回路装置の 製造方法において、前記水素ガスプラズマおよびアンモ ニアガスプラズマ処理後、大気開放せずに連続して、前 記第1の絶縁膜および前記配線上に、前記第2の絶縁膜 を堆積することを特徴とする半導体集積回路装置の製造 方法。

【請求項16】 請求項1記載の半導体集積回路装置の 製造方法において、前記第2の絶縁膜は、窒化シリコン 膜または炭化シリコン膜からなることを特徴とする半導 体集積回路装置の製造方法。

【請求項17】 請求項1記載の半導体集積回路装置の 製造方法において、前記研磨工程における処理は砥粒フ リー化学機械研磨処理を有することを特徴とする半導体 集積回路装置の製造方法。

【請求項18】 以下の工程を有することを特徴とする 半導体集積回路装置の製造方法;

(a) 半導体基板の第1の主面上に第1の絶縁膜を堆積する工程、(b) 前記第1の絶縁膜に配線開口部を形成する工程、(c) 前記配線開口部内を含む前記第1の絶縁膜上に、銅を主成分とする配線形成用の導体膜を堆積する工程、(d) 前記銅を主成分とする配線形成用の導体膜を研磨することにより、前記配線開口部内に配線を形成する研磨工程、(e) 前記研磨工程後の半導体基板に対して洗浄処理を施す工程、(f) 前記洗浄処理後の半導体基板に対して水素ガス雰囲気中においてプラズマ処理を施す工程、(g) 前記洗浄処理後の半導体基板に対してアンモニアガス雰囲気中においてプラズマ処理を対してアンモニアガス雰囲気中においてプラズマ処理を

施す工程、(h) 前記水素ガスプラズマおよびアンモニアガスプラズマ処理後、前記第1の絶縁膜および前記配線上に第2の絶縁膜を堆積する工程。

【請求項19】 以下の工程を有することを特徴とする 半導体集積回路装置の製造方法;

- (a) 半導体基板の第1の主面上に第1の絶縁膜を堆積する工程、(b) 前記第1の絶縁膜に配線開口部を形成する工程、(c) 前記配線開口部内を含む前記第1の絶縁膜上に、配線形成用の第1の導体膜および銅を主成分とする配線形成用の第2の導体膜を順に堆積する工程、
- (d) 前記配線形成用の第1, 第2の導体膜を研磨することにより、前記配線開口部内に配線を形成する工程、
- (e) 前記研磨工程後の半導体基板に対して、アルカリ性溶液を用いた洗浄処理、還元性処理および前記酸性溶液を用いた洗浄処理を順に施す工程、(f) 前記第1の絶縁膜および前記配線上に第2の絶縁膜を堆積する工程。

【請求項20】 請求項19記載の半導体集積回路装置の製造方法において、前記アルカリ性溶液がアミノエタノールを含むことを特徴とする半導体集積回路装置の製造方法。

【請求項21】 請求項19記載の半導体集積回路装置の製造方法において、前記還元性処理は、前記半導体基板に対して水素ガス雰囲気中において熱処理を施すものであることを特徴とする半導体集積回路装置の製造方法。

【請求項22】 請求項19記載の半導体集積回路装置の製造方法において、前記還元性処理は、前記半導体基板に対して水素ガスプラズマ処理を施すものであることを特徴とする半導体集積回路装置の製造方法。

【請求項23】 請求項19記載の半導体集積回路装置の製造方法において、前記還元性処理は、前記半導体基板に対してアンモニアガスプラズマ処理を施すものであることを特徴とする半導体集積回路装置の製造方法。

【請求項24】 請求項19記載の半導体集積回路装置の製造方法において、前記銅を主成分とする配線形成用の第2の導体膜をメッキ法によって堆積することを特徴とする半導体集積回路装置の製造方法。

【請求項25】 請求項19記載の半導体集積回路装置の製造方法において、前記第1の絶縁膜は低誘電率な絶縁膜からなることを特徴とする半導体集積回路装置の製造方法。

【請求項26】 請求項19記載の半導体集積回路装置の製造方法において、前記(e)工程後、前記第2の絶縁膜の形成工程前に、前記半導体基板に対してアンモニアガスプラズマ処理を施す工程を有することを特徴とする半導体集積回路装置の製造方法。

【請求項27】 請求項19記載の半導体集積回路装置の製造方法において、前記第2の絶縁膜は、SiN膜、SiC膜またはSiOC膜からなることを特徴とする半

導体集積回路装置の製造方法。

【請求項28】 請求項19記載の半導体集積回路装置の製造方法において、前記研磨工程の処理は砥粒フリー 化学機械研磨処理を有することを特徴とする半導体集積 回路装置の製造方法。

【請求項29】 以下の工程を有することを特徴とする 半導体集積回路装置の製造方法;

- (a) 半導体基板の第1の主面上に第1の絶縁膜を堆積する工程、(b) 前記第1の絶縁膜に配線開口部を形成する工程、(c) 前記配線開口部内を含む前記第1の絶縁膜上に、配線形成用の第1の導体膜および銅を主成分とする配線形成用の第2の導体膜を順に堆積する工程、
- (d) 前記配線形成用の第1, 第2の導体膜を研磨することにより、前記配線開口部内に配線を形成する工程、
- (e) 前記研磨工程後の半導体基板に対して、還元性処理および前記酸性溶液を用いた洗浄処理を順に施す工程、(f) 前記第1の絶縁膜および前記配線上に第2の絶縁膜を堆積する工程。

【請求項30】 請求項29記載の半導体集積回路装置の製造方法において、前記還元性処理は、前記半導体基板に対して水素ガス雰囲気中において熱処理を施すものであることを特徴とする半導体集積回路装置の製造方法。

【請求項31】 請求項29記載の半導体集積回路装置の製造方法において、前記還元性処理は、前記半導体基板に対して水素ガスプラズマ処理を施すものであることを特徴とする半導体集積回路装置の製造方法。

【請求項32】 請求項29記載の半導体集積回路装置の製造方法において、前記還元性処理は、前記半導体基板に対してアンモニアガスプラズマ処理を施すものであることを特徴とする半導体集積回路装置の製造方法。

【請求項33】 請求項29記載の半導体集積回路装置の製造方法において、前記銅を主成分とする配線形成用の導体膜をメッキ法によって堆積することを特徴とする 半導体集積回路装置の製造方法。

【請求項34】 請求項29記載の半導体集積回路装置の製造方法において、前記第1の絶縁膜は低誘電率な絶縁膜からなることを特徴とする半導体集積回路装置の製造方法。

【請求項35】 請求項29記載の半導体集積回路装置の製造方法において、前記(e)工程後、前記第2の絶縁膜の形成工程前に、前記半導体基板に対してアンモニアガスプラズマ処理を施す工程を有することを特徴とする半導体集積回路装置の製造方法。

【請求項36】 請求項29記載の半導体集積回路装置の製造方法において、前記第2の絶縁膜は、SiN膜、SiC膜またはSiOC膜からなることを特徴とする半導体集積回路装置の製造方法。

【請求項37】 請求項29記載の半導体集積回路装置の製造方法において、前記研磨工程の処理は砥粒フリー

化学機械研磨処理を有することを特徴とする半導体集積 回路装置の製造方法。

【請求項38】 以下の工程を有することを特徴とする 半導体集積回路装置の製造方法;

(a) 半導体基板の第1の主面上に第1の絶縁膜を堆積する工程、(b) 前記第1の絶縁膜に配線開口部を形成する工程、(c) 前記配線開口部内を含む前記第1の絶縁膜上に、銅を主成分とする配線形成用の導体膜を堆積する工程、(d) 前記銅を主成分とする配線形成用の導体膜を研磨することにより、前記配線開口部内に配線を形成する工程、(e) 前記研磨工程後の半導体基板に対して、アルカリ性溶液を用いた洗浄処理、還元性処理および前記酸性溶液を用いた洗浄処理を順に施す工程、

(f) 前記第1の絶縁膜および前記配線上に第2の絶縁膜を堆積する工程。

【請求項39】 以下の工程を有することを特徴とする 半導体集積回路装置の製造方法;

(a) 半導体基板の第1の主面上に第1の絶縁膜を堆積する工程、(b) 前記第1の絶縁膜に配線開口部を形成する工程、(c) 前記配線開口部内を含む前記第1の絶縁膜上に、銅を主成分とする配線形成用の導体膜を堆積する工程、(d) 前記銅を主成分とする配線形成用の導体膜を研磨することにより、前記配線開口部内に配線を形成する工程、(e) 前記研磨工程後の半導体基板に対して、還元性処理および前記酸性溶液を用いた洗浄処理を順に施す工程、(f) 前記第1の絶縁膜および前記配線上に第2の絶縁膜を堆積する工程。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路装置の製造技術に関し、特に、銅を主導電層とする埋め込み配線を有する半導体集積回路装置の製造方法に適用して有効な技術に関するものである。

[0002]

【従来の技術】半導体集積回路装置または電子装置等においては、配線形成技術として、絶縁膜上に、例えばアルミニウムまたはタングステン等のような導体膜を堆積した後、これを通常のフォトリソグラフィ技術およびドライエッチング技術によってパターニングすることで配線を形成する技術が確立されている。

【0003】しかし、上記配線形成技術においては、上記半導体集積回路装置等を構成する素子や配線の微細化に伴い、配線抵抗の増大が顕著となり、配線遅延が生じる結果、半導体集積回路装置等の性能をさらに向上させる上で限界が生じつつある。そこで、近年は、例えばダマシン(Damascene)と呼ばれる配線形成技術が検討されている。このダマシン法は、シングルダマシン(Sing le-Damascene)法とデュアルダマシン(Dual-Damascene)法とに大別できる。

【0004】シングルダマシン法は、例えば絶縁膜に配

線構を形成した後、その絶縁膜上および配線構内に配線 形成用の主導電層を堆積し、さらに、その主導電層を、 例えば化学的機械的研磨法 (CMP; Chemical Mechani cal Polishing) によって配線構内のみに残されるよう に研磨することにより、配線構内に埋め込み配線を形成 する方法である。

【0005】また、デュアルダマシン法は、絶縁膜に配線溝および下層配線との接続を行うための孔を形成した後、その絶縁膜上、配線溝および孔内に配線形成用の主導電層を堆積し、さらに、その主導電層をCMP等によって配線溝および孔内のみに残されるように研磨することにより、配線溝および孔内に埋め込み配線を形成する方法である。

【0006】いずれの方法においても、配線の主導電層材料としては、半導体集積回路装置の性能を向上させる観点等から、例えば銅等のような低抵抗な材料が使用される。銅はアルミニウムよりも低抵抗で信頼性における許容電流が2桁以上大きいという利点を持ち、同じ配線抵抗を得るのに膜を薄くすることができるので、隣接する配線間の容量も低減できる。

【0007】しかし、銅は、例えばアルミニウムやタングステン等のような他の金属と比較して絶縁膜中に拡散され易いとされている。このため、銅を配線材料として用いる場合、銅からなる主導電層の表面(底面および側面)、すなわち、配線溝の内壁面(側面および底面)に、銅の拡散を防止するための薄い導電性バリア膜を形成する必要性があるとされている。また、配線溝が形成された絶縁膜の上面上の全面に、上記埋め込み配線の上面を覆うように、例えば窒化シリコン膜等からなるキャップ膜を堆積することにより、埋め込み配線中の銅が、埋め込み配線の上面から絶縁膜中に拡散するのを防止する技術がある。

[0008]

【発明が解決しようとする課題】ところが、本発明者らの検討結果によれば、上記銅を主導電層とする埋め込み配線技術においては、以下の課題があることを見い出した。

【0009】第1に、銅を配線材料に用いた場合、TDDB (Time Dependence on Dielectric Breakdown) 寿命が、他の金属材料(例えばアルミニウムやタングステン)に比べて著しく短いという問題が存在する。その上、配線ピッチの微細化が進み、実効電界強度が増加する傾向にあることに加え、近年は配線容量を低減する観点等から酸化シリコンよりも誘電率の低い絶縁材料を配線間の絶縁膜として使用する方向にあるが誘電率の低い絶縁膜は一般的に絶縁耐圧も低いことから、TDDB寿命の確保が益々困難になる状況にある。

【0010】なお、TDDB試験とは、配線間の絶縁破 壊強度を評価する加速試験方法の一種であり、通常使用 環境より高い所定の温度での高電界下における絶縁破壊 時間から、通常使用環境における絶縁破壊時間(寿命)を推定する試験方法である。TDDB寿命は、このTDDB試験から推定される寿命である。TDDB寿命については後述する。

【0011】第2に、銅を主導電層とする埋め込み配線上のキャップ膜として窒化シリコン膜を用いると、キャップ膜の形成時に銅と窒化シリコン膜との界面にシリサイド物や酸化銅が形成され、その埋め込み配線の抵抗が増大する問題がある。このシリサイド物や酸化銅は、後述するように銅の拡散の主要な原因の1つであることが本発明者らの実験によって初めて見出されている。

【0012】第3に、埋め込み配線の配線層と、その上層に形成された絶縁膜(例えば上記キャップ膜)との間に剥離が生ずる問題がある。

【0013】第4に、埋め込み配線を形成するためのCMP処理後の洗浄処理(以下、CMP後洗浄ともいう)により配線抵抗が増大する問題がある。この問題は、埋め込み配線をメッキ法によって形成する場合に特に顕著となることが見出された。

【0014】また、本発明者らは、本発明の結果に基づき、銅を主導電層とする埋め込み配線およびCMP後洗浄の観点で公知例を調査した。銅を主導電層とする埋め込み配線技術については、例えば特開平11-330246号公報に記載があり、ここには、誘電体層に形成された相互接続開口内に銅相互接続部を形成した後、銅バリア層を形成し、さらにアンモニアのみをソースガスとして用いたプラズマ処理を施すことで、銅相互接続部といる。また、例えば特開平11-16912号公報には、接続孔の底部から露出する配線部分に形成された酸化層を、還元性の雰囲気中において、熱、プラズマまたは紫外線照射処理を施すことにより、消失させる技術が開示されている。

【0015】また、CMP後洗浄技術については、例えば株式会社プレスジャーナル、平成10年9月20日発行、「月刊セミコンダクタワールド 1998年10月号」P62~P72に記載がある。

【0016】本発明の目的は、銅を主導電層とする配線間の絶縁破壊耐性を向上させることのできる技術を提供することにある。

【0017】また、本発明の目的は、銅を主導電層とする配線の抵抗の増大を防止することのできる技術を提供することにある。

【0018】また、本発明の目的は、銅を主導電層とする配線の配線とキャップ膜との密着性を向上させることのできる技術を提供することにある。

【0019】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および忝付図面から明らかになるであろう。

[0020]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。

【0021】すなわち、本発明は、半導体基板上の第1 の絶縁膜に形成された配線開口部内に銅を主導電層とし て含む配線を研磨法により形成した後であって、その第 1の絶縁膜および配線上に第2の絶縁膜を堆積する前 に、前記半導体基板に対して水素ガス雰囲気中において プラズマ処理を施す工程および前記半導体基板に対して アンモニアガス雰囲気中においてプラズマ処理を施す工程を有するものである。

【0022】また、本発明は、半導体基板上の第1の絶縁膜に形成された配線開口部内に銅を主導電層として含む配線を研磨法により形成した後であって、その第1の絶縁膜および配線上に第2の絶縁膜を堆積する前に、前記半導体基板に対して水素ガス雰囲気中において熱処理を施す工程、アンモニアガス雰囲気中においてプラズマ処理を施す工程および水素ガス雰囲気中においてプラズマ処理を施す工程および水素ガス雰囲気中においてプラズマ処理を施す工程を有するものである。

【0023】また、本発明は、半導体基板上の第1の絶縁膜に形成された配線開口部内に銅を主導電層として含む配線を研磨法により形成した後、前記半導体基板に対して、アルカリ性溶液を用いた洗浄処理、還元性処理および前記酸性溶液を用いた洗浄処理を順に施す工程、前記第1の絶縁膜および前記配線上に第2の絶縁膜を堆積する工程を有するものである。

【0024】また、本発明は、半導体基板上の第1の絶縁膜に形成された配線開口部内に銅を主導電層として含む配線を研磨法により形成した後、前記半導体基板に対して、アルカリ性溶液を用いた洗浄処理、還元性処理および前記酸性溶液を用いた洗浄処理を順に施す工程、前記半導体基板に対して水素ガス雰囲気中においてプラズマ処理を施す工程、前記半導体基板に対してアンモニアガス雰囲気中においてプラズマ処理を施す工程、前記第1の絶縁膜および前記配線上に第2の絶縁膜を堆積する工程を有するものである。

[0025]

【発明の実施の形態】本願発明の実施の形態を説明する にあたり、本願における用語の基本的な意味を説明する と次の通りである。

【0026】1. TDDB (Time Dependence on Diele ctric Breakdown) 寿命とは、所定の温度(たとえば140℃)の測定条件下で電極間に比較的高い電圧を加え、電圧印加から絶縁破壊までの時間を印加電界に対してプロットしたグラフを作成し、このグラフから実際の使用電界強度(たとえば0.2 MV/cm)に外挿して求めた時間(寿命)をいう。図1は、本願のTDDB寿命測定に使用した試料を示し、(a)は平面図、(b)および(c)は(a)におけるB-B,線断面およびC-C,線断面を各々示す。この試料は実際には半導体ウ

エハ (以下、単にウエハという) のTEG (Test Equip ment Group) 領域に形成できる。図示するように一対の 櫛形配線Lを第2配線層M2に形成し、最上層のパット P1, P2に各々接続する。この櫛形配線L間に電界が 印加され電流が測定される。パットP1, P2は測定端 子である。櫛形配線Lの配線幅、配線間隔、配線厚さは 何れも 0.5μ mである。また配線対向長は $1.58\times$ 10⁵μmとした。図2は、測定の概要を示した概念図 である。試料は測定ステージSに保持され、パッドP 1, P2間に電流電圧測定器 (I/V測定器) を接続す る。試料ステージSはヒータHで加熱され試料温度が1 40℃に調整される。図3は電流電圧測定結果の一例で ある。試料温度140℃、電界強度5MV/cmの場合 を例示した。TDDB寿命測定には定電圧ストレス法と 低電流ストレス法とがあるが、本願では絶縁膜に印加さ れる平均電界が一定となる定電圧ストレス法を用いてい る。電圧印加の後、時間の経過とともに電流密度は減少 し、その後急激な電流増加(絶縁破壊)が観測される。 ここでは、リーク電流密度が1μA/cm²に達した時 間をTDDB寿命(5MV/cmにおけるTDDB寿 命)とした。なお、本願において、TDDB寿命とは、 特に言及しない限り O. 2MV/cmにおける破壊時間 (寿命) をいうが、広義には所定の電界強度に言及した うえで破壊までの時間としてTDDB寿命の語を用いる 場合もある。また、特に言及しない限り、TDDB寿命 は、試料温度140℃の場合をいう。なお、TDDB寿 命は前記の櫛形配線Lで測定した場合をいうが、実際の 配線間の破壊寿命を反映することはいうまでもない。

【0027】2. プラズマ処理とは、プラズマ状態にある環境に基板表面、あるいは、基板上に絶縁膜、金属膜等の部材が形成されている時にはその部材表面を暴露し、プラズマの化学的、機械的(ボンバードメント)作用を表面に与えて処理することをいう。一般にプラズマは特定のガス(処理ガス)に置換した反応室内に必要に応じて処理ガスを補充しつつ、高周波電界等の作用によりガスを電離させて生成するが、現実には完全に処理ガスを電離させて生成するが、現実には完全に処理スで置換することはできない。よって、本願では、たアプラズマを意図するものではなく、そのプラズマ内に含まれる不純物ガス(窒素、酸素、二酸化炭素、水蒸気等)の存在を排除するものではない。同様に、言うでもないことであるが、プラズマ中に他の希釈ガスや添加ガスを含むことを排除するものではない。

【0028】還元性雰囲気のプラズマとは、還元作用、すなわち、酸素を引き抜く作用を有するラジカル、イオン、原子、分子等の反応種が支配的に存在するプラズマ環境をいい、ラジカル、イオンには、原子あるいは分子状のラジカルあるいはイオンが含まれる。また、環境内には単一の反応種のみならず、複数種の反応種が含まれていても良い。たとえば水素ラジカルとNH₂ラジカル

とが同時に存在する環境でもよい。

【0029】3.本願で例えば銅からなると表現した場合、主成分として銅が用いられていることを意図する。すなわち、一般に高純度な銅であっても、不純物が含まれることは当然であり、添加物や不純物も銅からなる部材に含まれることを排除するものではない。本願において高純度の銅からなると表現した場合には、一般的な高純度材料(例えば4N(99.99%))程度またはそれ以上の純度の銅で構成されることを意図し、0.01%程度の任意の不純物が含まれることを前提にする。これは銅に限らず、その他の金属(窒化チタン等)でも同様である。

【0030】4.本願でガスの濃度という場合には、質量流量における流量比を言うものとする。すなわち、ガスAとガスBとの混合ガスにおいて、ガスAの濃度が5%という時には、ガスAの質量流量をFa、ガスBの質量流量をFbとして、Fa/(Fa+Fb)=0.05のことをいう。

【0031】5. 化学機械研磨(CMP: Chemical Mec hanical Polish)とは、一般に被研磨面を相対的に軟らかい布様のシート材料などからなる研磨パッドに接触させた状態で、スラリを供給しながら面方向に相対移動させて研磨を行うことをいい、本願においてはその他、被研磨面を硬質の砥石面に対して相対移動させることによって研磨を行うCML(Chemical Mechanical Lapping)、その他の固定砥粒を使用するもの、及び砥粒を使用しない砥粒フリーCMPなども含むものとする。

【0032】6. 砥粒フリー化学機械研磨は、一般に砥 粒の重量濃度が 0. 5%重量未満のスラリを用いた化学 機械研磨をいい、有砥粒化学機械研磨とは、砥粒の重量 濃度が0.5%重量よりも高濃度のスラリを用いた化学 機械研磨をいう。しかし、これらは相対的なものであ り、第1ステップの研磨が砥粒フリー化学機械研磨で、 それに続く第2ステップの研磨が有砥粒化学機械研磨で ある場合、第1ステップの研磨濃度が第2ステップの研 磨濃度よりも1桁以上、望ましくは2桁以上小さい場合 などには、この第1ステップの研磨を砥粒フリー化学機 械研磨という場合もある。本明細書中において、砥粒フ リー化学機械研磨と言うときは、対象とする金属膜の単 位平坦化プロセス全体を砥粒フリー化学機械研磨で行う 場合の他、主要プロセスを砥粒フリー化学機械研磨で行 い、副次的なプロセスを有砥粒化学機械研磨で行う場合 も含むものとする。

【0033】7. 研磨液(スラリ)とは、一般に化学エッチング薬剤に研磨砥粒を混合した懸濁液をいい、本願においては発明の性質上、研磨砥粒が混合されていないものを含むものとする。

【0034】8. 砥粒 (スラリ粒子) とは、一般にスラリに含まれるアルミナ、シリカなどの粉末をいう。

【0035】9. 防食剤とは、金属の表面に耐食性、疎

水性あるいはその両方の性質を有する保護膜を形成することによって、CMPによる研磨の進行を阻止または抑制する薬剤をいい、一般にベンゾトリアゾール (BTA) などが使用される (詳しくは特開平8-64594号公報参照)。

【0036】10. 導電性バリア膜とは、一般に銅が層間絶縁膜内や下層へ拡散するのを防止するために、埋め込み配線の側面または底面に比較的薄く形成される拡散バリア性の導電膜であり、一般に、窒化チタン(TiN)、タンタル(Ta)、窒化タンタル(TaN)等のような高融点金属またはその窒化物等が使用される。

【0037】11. 埋め込み配線または埋め込みメタル配線とは、一般にシングルダマシン(single damascene)やデュアルダマシン(dual damascene)などのように、絶縁膜に形成された溝や孔などの内部に導電膜を埋め込んだ後、絶縁膜上の不要な導電膜を除去する配線形成技術によってパターニングされた配線をいう。また、一般に、シングルダマシンとは、プラグメタルと、配線用メタルとの2段階に分けて埋め込む、埋め込み配線プロセスを言う。同様にデュアルダマシンとは、一般にプラグメタルと、配線用メタルとを一度に埋め込む、埋め込み配線プロセスを言う。一般に、銅埋め込み配線を多層構成で使用されることが多い。

【0038】12. 選択的除去、選択的研磨、選択的エッチング、選択的化学機械研磨というときは、いずれも 選択比が5以上のものをいう。

【0039】13. 選択比について、「AのBに対する」(または「Bに対するAの」)選択比がXというときは、研磨レートを例にとった場合、Bに対する研磨レートを基準にしてAに対する研磨レートを計算したときにXになることをいう。

【0040】14.本願において半導体集積回路装置というときは、特に単結晶シリコン基板上に作られるものだけでなく、特にそうでない旨が明示された場合を除き、SOI (Silicon On Insulator)基板やTFT (Thin Film Transistor)液晶製造用基板などといった他の基板上に作られるものを含むものとする。また、ウエハとは半導体集積回路装置の製造に用いる単結晶シリコン基板(一般にほぼ円盤形)、SOS (Silicon On Sapphir e) 基板、ガラス基板その他の絶縁、半絶縁または半導体基板などやそれらを複合した基板をいう。

【0041】15. ウエハ (半導体集積回路基板または 半導体基板)とは、半導体集積回路の製造に用いるシリ コンその他の半導体単結晶基板 (一般にほぼ平面円形 状)、サファイア基板、ガラス基板、その他の絶縁、反 絶縁または半導体基板等並びにそれらの複合的基板を言 う。なお、基板表面の一部または全部あるいはゲート電 極の全部または一部を他の半導体、例えばSiGe等で 形成しても良い。

【0042】16.半導体集積回路チップ(半導体集積

回路基板)または半導体チップ(半導体基板)とは、ウエハ工程が完了したウエハを単位回路群に分割したものを言う。

【0043】 17. シリコンナイトライド、窒化ケイ素または窒化シリコン膜というときは、 Si_3N_4 のみではなく、シリコンの窒化物で類似組成の絶縁膜を含むものとする。

【0044】18. キャップ膜は、埋め込み配線の上方の電気的接続部以外に形成される絶縁性および拡散バリア性の高い絶縁膜で、一般に層間絶縁膜の主要部とは別の材料、例えば窒化シリコン膜で形成される。

【0045】19. ウエハプロセスとは、前工程とも呼ばれ、鏡面研磨ウエハ(ミラーウエハ)の状態から出発し、素子および配線形成工程を経て、表面保護膜を形成し、最終的にプローブにより電気的試験を行える状態にするまでの工程をいう。

【0046】20. ロングスロースパッタリング (Long Throw Sputtering) 法とは、ボトムカバレージ向上の一方法であって、スパッタリング粒子の垂直成分だけを基板に到達させるため、ターゲットと基板との間の距離を離し、低圧で安定放電させるスパッタリング法を言う。

【0047】21. コリメートスパッタリング法は、アスペクト比の大きな配線溝、コンタクトホールまたはスルーホール等のような配線開口部に成膜する際、底部まで充分な膜厚が得られるように、ターゲットと基板との間に格子状の板を挿入し、強制的に垂直成分を高める機構を有するスパッタリング法を言う。

【0048】22. 導電性バリア膜の配線開口部(配線 溝、コンタクトホールまたはスルーホール等)内におけ るカバレージは、サイドカバレージと、ボトムカバレー ジとを有している。図4は、絶縁膜60の上面およびそ の絶縁膜60に形成された配線溝61内に、バリア膜6 2をスパッタリング法で堆積した状態を模式的に示して いる。バリア膜のデポ膜厚という時は、一般的に絶縁膜 60の上面上のバリア膜62の膜厚D1を言う。サイド カバレージは、配線溝61内の側壁部(側面と底面との 交差部における角部も含む)におけるバリア膜62の被 覆性をいい、その部分での膜厚D2が最も膜厚が薄くな る。また、ボトムカバレージは、配線溝61内の底面に おけるバリア膜62の被覆性をいい、その部分での膜厚 D3は上記デポ膜厚の次に厚くなる。例えば本発明者ら の実験結果によれば、例えばアスペクト比が1の配線溝 内に、バリア膜を指向性を特に考慮しない通常のスパッ タリング法で堆積した場合においては、バリア膜のデポ 膜厚が100nmで、サイドカバレージが30nm程 度、ボトムカバレージが50nm程度であった。また、 バリア膜をロングスロースパッタリング法により堆積し た場合においては、バリア膜のデポ膜厚が100nm で、サイドカバレージが20nm程度、ボトムカバレー

ジが90nm程度であった。

【0049】 23. 低誘電率な絶縁膜、絶縁材料とは、パッシベーション膜として形成される保護膜に含まれる酸化シリコン膜(たとえばTEOS(Tetraethoxysilan e)酸化膜)の誘電率よりも低い誘電率を有する絶縁膜と定義できる。一般的には、TEOS酸化膜の誘電率 ϵ = $4.1\sim4.2$ 程度以下を低誘電率な絶縁膜と言う。

【0050】以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。

【0051】また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。

【0052】さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。

【0053】同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

【0054】また、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。

【0055】また、本実施の形態においては、電界効果トランジスタを代表するMISFET (Metal Insulator Semiconductor Field Effect Transistor) を単にMISと略し、pチャネル型のMISFETをpMISと略し、nチャネル型のMISFETをnMISと略す。

【0056】(実施の形態1)まず、本発明者らが検討したCMP後洗浄技術の課題とその解決手段について説明する。

【0057】本発明者らが検討したCMP後洗浄技術は、CMP処理後の半導体基板に対して、アルカリ洗浄および酸洗浄を順に施すというものである。アルカリ洗浄は、CMP処理時のスラリ等の異物を除去する目的を有している。アルカリ洗浄では、例えばアンモニア(NH4OH)等を含む洗浄液を用いた。また、酸洗浄は、TDDB特性の向上や残留金属除去の目的を有している。酸洗浄では、例えばフッ酸(HF)等を含む洗浄液を用いた。

【0058】図5(a), (b)は、配線寸法の異なる 埋め込み配線に対して、上記洗浄処理を施した場合の埋 め込み配線65a,65bの断面図の一例を示している。埋め込み配線65a,65bは、絶縁膜66に形成された配線溝67内に埋め込まれた状態で形成されており、いずれも銅(Cu)を主成分とする導体膜を主導体膜として構成されている。

【0059】図5に示すように、本発明者らの実験結果によれば、上記洗浄処理、特に酸洗浄に際して銅のエッチング作用が大きく、図5(a)に例示する埋め込み配線65aの寸法でほとんど無視できた配線の削れが、図5(b)に例示する埋め込み配線65bの寸法のように微細化されるにつれて、特に孤立埋め込み配線パターンにおいて配線抵抗の増加、変動や段差部の発生等の問題が見出された。

【0060】また、上記CMP後洗浄では、図6に示す ように、密な埋め込み配線65群のエッジ部で、腐食の ような外観不良(以下、エッチコロージョン)ECが見っ 出された。これは、疎な埋め込み配線または孤立埋め込 み配線でも生じる。また、本発明者らの検討結果によれ ば、上記の種々の問題は、特に埋め込み配線がメッキ法 によって形成される場合に特に顕著となることが見出さ れた。上記エッチコロージョンが生じる理由は、メッキ 法で形成された埋め込み配線は、スパッタリング法で形 成された埋め込み配線に比べて腐食し易いことに加え、 密な埋め込み配線のエッジ部、疎な埋め込み配線または 孤立埋め込み配線においてСMP処理時にパッドの摩擦 が集中し、脆い酸化膜(CuO)の形成を促進したり、 CMP後洗浄時に用いる薬液の非線形拡散により当該埋 め込み配線の溶解が進むためと考えられる。エッチコロ ージョンの発生は、配線抵抗の増加や変動を招く。

【0061】そこで、本実施の形態では、CMP後であってCMP後洗浄の前に、またはアルカリ洗浄後であって酸洗浄前に、還元処理を行う。これによれば、CMPにより酸化された銅表面を還元することができるので、洗浄液に対する銅配線全体の耐性を向上させることができる。このため、上銅配線上部の段差の発生や上記エッチコロージョンを抑制または防止できる。したがって、銅を主成分とする埋め込み配線の配線抵抗の増加や変動を抑制または防止することが可能となる。

【0062】次に、TDDB寿命の劣化の課題とその解決手段について説明する。

【0063】前記したように、銅を配線材料に用いた場合は、TDDB寿命が、他の金属材料(たとえばアルミニウム、タングステン)よりも著しく短くなることが一般的に知られている。図7は、銅配線、アルミニウム配線、タングステン配線のTDDB特性を測定したデータを示すグラフである。縦軸にTDDB寿命を横軸に電界強度を割り当てている。アルミニウム配線の特性(データA)およびタングステン配線の特性(データB)を外挿すると、電界強度が0.2MV/cm(通常使用状態)におけるTDDB寿命は、本発明者らの開発目標で

ある3×10⁸sec (10年)を優に越える。一方、 銅配線の特性 (データC)を外挿すると、10年の開発 目標に対してほとんどマージンのない状態であることが わかる。

【0064】この試験において、アルミニウム配線は、被膜の堆積とフォトリソグラフィを用いたパターニングにより形成しているが、タングステン配線は、銅配線と同様にダマシン法を用いて形成している。すなわち、銅配線とタングステン配線の相違は材料のみであり、構造上の相違はない。それにもかかわらずTDDB特性の顕著な相違があることは、配線材料の相違に起因することが示唆される。なお、ここでのTDDB特性は140℃の温度下で行ったデータを示している。

【0065】このようなTDDB寿命の劣化原因は、配線材料に適用された銅が周辺に拡散し、これが配線間の絶縁耐圧を低下させると一般には考えられている。しかし、本発明者らが銅の拡散現象について改めて実験を行い検討した結果、次のような銅の拡散現象についてのメカニズムを初めて見出した。

【0066】すなわち、配線中の銅は原子状の銅より も、酸化銅あるいは銅シリサイドから供給されるイオン 化銅が配線間の電位でドリフトし拡散する要因が支配的 である。また、銅の拡散経路は銅配線が形成された絶縁 膜とキャップ膜との界面が支配的である。すなわち、銅 配線の表面に酸化銅あるいは銅シリサイドが形成され、 これら銅の化合物から銅イオンが形成され、イオン化さ れた銅が配線形成用絶縁膜とキャップ膜との界面に沿っ て配線間電界によりドリフトして拡散し、この拡散した 銅原子がリーク電流を増加させる原因になる。そして、 そのリーク電流の増加は熱ストレスを増加させ、最終的 にリークパスで絶縁破壊が生じてTDDB寿命に至る。 そこで、本発明者らは、CMPで埋め込み配線を形成し た後、キャップ膜を形成する前に、半導体基板に対して アンモニア (NH₃) プラズマ処理等のような還元処理 を施すことにより、TDDB寿命を大幅に改善させるこ とができた。これについては本願発明者らによる特願平 11-226876号または特願2000-10401 5号に記載がある。なお、この特願平11-22687 6号または特願2000-104015号で得られた結 果について説明すると、次のとおりである。

【0067】図8は、第2層配線と同層に形成されたTEGサンプルのTDDB寿命を示すグラフであり、当該アンモニアプラズマ処理を行った場合のデータをラインAに示す。比較のためにアンモニアプラズマ処理をしない場合のTDDB寿命データ(ラインRef)も示す。図から明らかな通り、当該アンモニアプラズマ処理を行った場合は、比較データと比べて約6桁の寿命向上が見られる。

【0068】図9は、埋め込み配線用の配線溝を形成した酸化シリコン膜をそれよりも緻密で強固な窒化シリコ

ン膜に置き換えた場合のデータ(ラインB)を示す。絶縁膜を窒化シリコンに置き換えた場合であってもアンモニアプラズマ処理を施さなければ絶縁膜を酸化シリコン膜とした場合と何ら相違はない(ラインRef)。一方、窒化シリコン膜を絶縁膜に適用し、アンモニアプラズマ処理を施せば、さらにTDDB寿命が向上する。しかし、その向上の割合は小さく、アンモニアプラズマ処理を行うことによる要因の方が支配的であることがわかる。これは、TDDB寿命を支配する要因は絶縁膜のバルクよりは、その界面が支配的であることを示している。

【0069】ここで、本発明者らは、アンモニアプラズマ処理によりTDDB寿命が向上する機構を解析するために銅と酸化シリコン膜の表面分析を行った。以下に解析の結果等を説明する。

【0070】図10~図12は、銅配線表面のXPS (X-ray Photo-electron Spectroscopy) 分析の結果を示したグラフである。各図の (a)、(c)はCu2pの分光結果を示し、(b)、(d)はN1sの分光結果を示す。

【0071】図10 (a)、(b) はアズデポ状態の銅 膜表面を分析した結果である。Cu2pのピークが観察 され、N1sのピークはノイズレベルであることから、 アズデポ状態の銅膜には窒素は存在しないことがわか る。図10(c)、(d)は、銅膜にCMPのみを施し た直後の銅配線表面を分析した結果である。Cu2pの ピークとともにN1sのピークが観察される。スラリに はベンゾトリアゾール (BTA) が含まれる場合がある ため、銅表面に残留したBTA内の窒素を観察している ものと推察できる。図11(a)、(b)は、CMP後 に後洗浄まで行った状態の銅配線表面を分析した結果で ある。Cu2pピークに変化は見られないが、N1sピ ークが低下している。洗浄によりBTAが除去されたと 考えられる。図11(c)、(d)は、後洗浄後大気雰 囲気に24時間放置した状態の銅配線表面を分析した結 果である。Cu2pのピークとともに酸化銅(CuO) のピークが観察される。N1sピークには放置による変 化は見られない。放置により銅表面が酸化され、酸化銅 が生成していることがわかる。

【0072】このように酸化された銅配線にアンモニアプラズマ処理を施した状態の銅配線表面を分析した結果が図12(a)、(b)である。酸化銅のピークはほぼ消失している。一方、N1sピークは強く生じている。銅表面が還元されて酸素が引き抜かれているとともに表面が窒化されていると考えられる。比較のため、酸化された銅配線に350 $\mathbb C$ の水素熱処理を施した状態の銅配線表面を分析した。結果は図12(c)、(d)である。 $\mathbb C$ u $\mathbb C$ pピークについて、図 $\mathbb C$ 2($\mathbb C$)と図 $\mathbb C$ 2

- (a)とを比較すれば、よりアズデポ状態(図10
- (a)) に近いことから、水素熱処理の方が還元性は強

いと考えられる。一方、N1sピークはほとんど観察されないことから、水素熱処理では銅表面が還元されるのみである。

【0073】以上の結果から、アンモニアプラズマ処理により銅配線の表面は還元されるとともに窒化層が形成されてことがわかる。この窒化層は、アンモニアプラズマ処理の後に窒化シリコン膜を堆積する際の原料ガスに含まれるシランと銅との反応を防止し、銅のシリサイドの形成を抑制する働きを有すると考えられる。シリサイド形成の防止は配線抵抗の増加を抑制する効果がある。

【0074】図13は、酸化シリコン膜表面のXPS分析を行った結果を示すグラフであり、図14および図15は、酸化シリコン膜の質量分析(TDS-APIMS)を行った結果を示すグラフである。酸化シリコン膜の分析においては、CMP後に洗浄まで行った状態(プロファイルC)、CMP後洗浄後に水素プラズマ処理を行った状態(プロファイルD)、CMP後洗浄後にアンモニアプラズマ処理を行った状態(プロファイルE)、CMP後洗浄後に窒素プラズマ処理を行った状態(プロファイルC)、CMP後洗浄後に窒素プラズマ処理を行った状態(プロファイルCの1eV程度の高エネルギー方向へのずれはチャージアップの影響によるものである。

【0075】図13 (a)、(b) はともにSi2pス ペクトルを観察したデータであり、(a)は10nm程 度の深さを、(b)は2nm程度の深さを分析したもの である。図13 (c)、(d)、(e)は各々N1s、 O1s、C1sスペクトルを観察したデータである。図 13 (b) から、水素プラズマ処理 (プロファイルD) の低エネルギー側(102eV付近)にブロードなピー クが見られる。これはSi-H結合が存在すると考えら れ、水素プラズマ処理により酸化シリコン膜表面にSi -Hが形成されると推察される。図13(a)から、ア ンモニアプラズマ処理(プロファイルE)と窒素プラズ マ処理(プロファイルF)の105eVのピークが低エ ネルギー側に広がった非対称なピークになっている。非 対称部分のピーク(103.5eV)はSi-O-N結 合と考えられる。アンモニアプラズマ処理および窒素プ ラズマ処理により酸化シリコン膜の表面が窒化されてい ると推察される。また、図13(a)と(b)との比較 から、窒化は表面でより強くされていると考えられる。 アンモニアプラズマ処理および窒素プラズマ処理による 窒化は、図13 (c) でも確認できる。図13 (e) か ら、水素プラズマ処理(プロファイルD)では炭素はほ とんど検出されない。水素プラズマ処理により表面の有 機物が除去されていることがわかる。また、CMP後

(プロファイルC)の289eVのピークはC-O結合と考えられる。CMP後ではスラリが残留していると考える。図13(f)は、SiピークとNピークとからそれらの存在比を求め、N量を推定した値を示す。アンモニアプラズマ処理と窒素プラズマ処理とではほぼ同等の

窒化がなされていると考える。

【0076】図14(a)、(b)、(c)、(d)は各々質量数41(Ar-H)、質量数27(C2 H3)、質量数57(C4 H9)、質量数59(C3 H7 O)を測定したグラフである。また、図15(a)、(b)、(c)、(d)は各々質量数28(Si、C2 H4)、質量数44(SiO、C3 H6)、質量数29(SiH、C2 H5)、質量数31(SiH3)を測定したグラフである。

【0077】図14(a)から、プラズマ処理による水素の脱離量の相違はほとんどないが、水素プラズマ処理(プロファイルD)の脱離温度が他の場合(560℃)と比較して520℃と低いことがわかる。図14(a)、(b)、(c)から、各プロセスとも有機物の離脱が見られる。

【0078】一方、図15 (a) ~ (d) から、有機物の離脱以外のピークの存在が見られる。すなわち、300~400℃のピークは各々、Si、SiO、SiH、SiH3と思われる。各図を比較すると、水素、アンモニア、窒素の各プラズマ処理で、SiOの離脱は見られるが、アンモニアプラズマ処理ではSiH、SiH3の離脱はほとんど観察されない。すなわち、アンモニアプラズマ処理ではSi-O-Nが形成され、比較的低いエネルギーで容易に離脱する。また、離脱に必要なエネルギーは窒素プラズマ処理の場合が最も高く、水素プラズマ処理とアンモニアプラズマ処理とではほぼ同じと言える。

【0079】これらの結果から、酸化シリコン膜表面の ダングリングボンドの原因となるSi-OHやSi-O -は、アンモニアプラズマ処理により、弱い結合のSi -O-Nで終端されると考えられる。アンモニアプラズ マ処理の後の窒化シリコン膜の成膜において、ごく表面 のSi-O-Nが離脱し、バルクのSi-O結合と窒化 シリコン膜のSi-Nとが強固に結合し、連続的な界面 を形成する。これが界面の密着性を向上する機構と考え られる。一方、アンモニアプラズマ処理を行わない場合 には、そもそもSi-OH結合の多い酸化シリコン膜の 表面と窒化シリコン膜の原料ガスであるアンモニアとが 縮合反応し、ダングリングボンドの原因であるSi-O -結合が多数発生していると考えられる。酸化シリコン 膜と窒化シリコン膜との界面に多数のダングリングボン ドが存在すれば、そこはリークパスを形成することとな り配線間のリーク電流、ひいては絶縁破壊の原因となっ ていると考えられる。

【0080】以上の分析結果から、アンモニアプラズマ処理により、酸化された銅配線の表面は還元されてCu単元素に変換され、イオン化された銅よりも電気的に安定な状態になり、かつ、酸化シリコン膜/窒化シリコン膜界面は連続的な強固な膜になることから、リーク電流が減少し、TDDB寿命も大幅に向上すると考えられ

る。

【0081】本発明者らはアンモニアプラズマ処理を行った場合と、行わなかった場合について、配線層と窒化シリコン膜(キャップ膜)との界面のTEM写真を撮影した。その結果、アンモニアプラズマ処理を行った本実施の形態の場合は、その界面に薄い被膜の存在が確認できた。その薄い被膜は、前記した窒化層であると考えられる。一方、アンモニアプラズマ処理を行わない場合は、そのような被膜は確認できない。

【0082】また、本実施の形態では、Cu配線の抵抗を低減できる。図16は、各種の処理を行った場合の配線抵抗の測定結果である。処理無し(プラズマ処理なし)とアンモニアプラズマ処理をした場合とでは、他の場合(水素プラズマ処理、水素アニール、窒素プラズマ処理)と比較して有意に低い値となっている。図17および図18は、これら各処理を施した場合のCu配線とキャップ膜(窒化シリコン膜)との界面を観察したTEM写真のトレース図面である。

【0083】処理無しとアンモニアプラズマ処理の場合 (図17) では界面に特異ものは見られないが、水素ア ニール、窒素プラズマ処理の場合(図18)では界面に 銅のシリサイド(CuSi)層が形成されている。この シリサイド層が抵抗増加の原因と思われる。このような シリサイド層は、窒化シリコン膜 (キャップ膜) の形成 の際のシランガスとの反応で形成されるが、アンモニア プラズマ処理を行っている場合には銅表面にごく薄い窒 化膜が形成されており、この窒化膜がシリサイド化のブ ロッキング層として機能していると考えられる。一方、 水素アニール等、単に銅表面を還元するのみでは活性な 銅表面が露出してシリコンとの反応が促進されるため、 シリサイド層が生成され易いと考えられる。また、水素 プラズマ処理(図18(c))の場合には、界面に何ら かの生成物が見られる。ただし、多くの場合にはそのよ うな生成物が形成されない場合もあり、水素プラズマ処 理の場合にはシリサイド化の程度は小さいと考えられ る。

【0084】上記した分析結果から、TDDB寿命の劣化機構として、以下のようなモデルが考えられることが本発明者らの検討結果によって初めて見出された。図19(a)は、TDDB劣化のメカニズムの概略図を示し、(b)はそのエネルギーバンドを示している。すなわち、上記アンモニアプラズマ処理を施さない場合には、銅配線の表面には、その後の表面プロセスに影響れ、酸化銅(CuO)が形成され、また、キャップ膜(窒化シリコン膜)68の形成の際に銅シリサイド(Cu化合物)が形成される。このような酸化銅あるいは銅シリサイドは、純粋な銅と比較してイオン化され易く、このようなイオン化された銅は配線間の電界によりドリフトされ、配線間の絶縁膜に拡散される。

【0085】また、上記アンモニアプラズマ処理を施さ

ない場合、銅を主成分とする埋め込み配線65を形成する絶縁膜(酸化シリコン膜)66とキャップ膜(窒化シリコン膜)68との界面は、CMPダメージ、有機物またはダングリングボンドが多く形成され、不連続であり、密着性にも乏しい。このようなダングリングボンドの存在は銅イオンの拡散を助長する作用を有し、銅イオンは界面に沿ってドリフトされ拡散する。すなわち、配線間の前記界面にリークパスが形成される。リークパスを流れるリーク電流は、長時間のリーク作用と電流による熱ストレスも加わり、その後、加速度的に電流値が増加して絶縁破壊に至る(TDDB寿命の低下)。

【0086】これに対し、図20(a), (b)は、上 記アンモニアプラズマ処理を施した場合のTDDB向上 のメカニズムの概略図およびそのエネルギーバンドを示 している。銅を主成分とする埋め込み配線65の表面に アンモニアプラズマ処理を施すため、埋め込み配線65・ 表面の酸化層は還元されて消失し、埋め込み配線65の 表面に薄い窒化層が形成されるため窒化シリコン膜68 の形成の際に銅シリサイドが形成されない。このため、 リークおよび絶縁破壊の原因となる銅イオンを支配的に 供給する原因物質を生じなくすることができる。また、 絶縁膜(酸化シリコン膜)66の表面にアンモニアプラ ズマ処理を施すため、キャップ膜(窒化シリコン膜)6 8との接続を連続的にし、ダングリングボンドの密度を 低減してリークパスの形成を抑制できる。また、絶縁膜 66の表面を清浄な状態にできる。したがって、TDD B寿命低下の原因となる銅イオンの発生を抑制し、か つ、銅の拡散を抑制できるような絶縁膜66とキャップ 膜68との接合界面を形成できる。これによりTDDB 寿命を向上できるのである。

【0087】また、前記した解析から、水素プラズマ処理でもTDDB寿命を向上できると考えられる。すなわち、水素プラズマ処理により、銅表面は還元され、Si-O-等のダングリングボンドや、その原因となるSi-OHがSi-Hで終端される。そして、キャップ膜(窒化シリコン膜)の形成の際に、結合の弱い表面のSi-Hが離脱し、Si-Nで置換される。これにより連続的な絶縁膜(酸化シリコン膜)66とキャップ膜(窒化シリコン膜)68の界面が形成される。ただし配線抵抗は前記の通り増加する。

【0088】図21は、水素プラズマ処理を行った場合のTDDB寿命のデータを示したグラフである。参考にラインRef(処理無し)とラインA(アンモニアプラズマ処理)を示した。水素プラズマ処理(ラインC)では、TDDB寿命が格段に向上することがわかる。水素プラズマ処理の場合にはプラズマダメージが軽減されることが期待されるので、キャップ膜として窒化シリコン膜にかわる他の材料であってCuとの反応生成物を生じないような材料が適用できるときにはきわめて有効である。なお、窒素プラズマ処理(ラインD)ではTDDB

寿命がかえって低下する。図14,15からもわかるように、窒素プラズマ処理によってかえって有機物の付着が増加していることに起因すると思われる。さらに、埋め込み配線65および絶縁膜66と、キャップ膜68との接着性が向上しているため、界面の剥離強度が増し、マージンが大きくなるという効果もある。

【0089】上記アンモニアプラズマ処理に際しては、アンモニア、水素の単一ガスに限られず、窒素、アルゴン、ヘリウム等の不活性ガスとの混合ガスプラズマで処理しても良い。すなわち、アンモニアと水素、窒素、アルゴンまたはヘリウムとの混合ガス、あるいは、水素とアンモニア、窒素、アルゴンまたはヘリウムとの混合ガスでも良い。さらに、これらのガスから選択された3元系、4元系等多元系の混合ガスであっても良い。このとき、水素、アンモニア、あるいは水素とアンモニアとの和は、総流量(質量流量)に対して5%以上混合されていることが必要である。

【0090】本発明者らは、以上のようなTDDB劣化メカニズムを定性的に解明し、高信頼度プロセスを確立した(特願平11-226876号または特願2000-104015号)。しかし、近年は、配線間容量の低減等の観点から配線間に用いられる絶縁膜の材料として、低誘電率の絶縁材料が用いられつつあるため、配線間の絶縁耐圧が酸化シリコン膜を用いていた場合に比べて必然的に低くなる。その上、配線ピッチの微細化

(1.0 μ mピッチであったものが0.5 μ mあるいは0.44 μ mピッチに微細化される等)に伴い、実効電界強度が増加する。これらの結果、信頼度、すなわちTDDB寿命の確保が益々困難になる。すなわち、上記アンモニアプラズマ表面処理に加えて、さらにTDDB寿命を向上させるプロセスの開発が必須である。

【0091】そこで、本実施の形態においては、CMPおよびCMP後洗浄後に、水素プラズマおよびアンモニアプラズマ処理を施した後、大気開放せず連続してキャップ膜を形成する。これにより、TDDB寿命をさらに向上させることができ、低誘電率の絶縁膜と、銅を主成分とする埋め込み配線との組合せにおいても、充分な信頼度を確保することができる。また、上記の本実施の形態のCMP後洗浄技術と組み合わせることで、配線の電気的特性およびTDDB寿命をさらに向上させることができる。

【0092】次に、本発明の技術思想を、例えばCMIS (Complementary MIS) - LSI (Large Scale Integrated circuit) の製造方法に適用した場合を図22のフロー図および図23~図35を用いて説明する。なお、図23および図24(a)は要部平面図、各図(b)は(a)のX-X線の断面図である。

【0093】図23において、ウエハを構成する半導体 基板1(以下、単に基板という)は、例えば $1\sim10\Omega$ cm程度の比抵抗を有するp型の単結晶シリコンからな る。半導体基板1の主面(素子形成面)には、素子分離溝2が形成されている。この素子分離溝2内には、例えば酸化シリコン膜が埋め込まれ溝型の素子分離部(トレンチアイソレーション)が形成されている。また、半導体基板1の主面側には、p型ウエル4およびn型ウエル5が形成されている。p型ウエルには、例えばホウ素が導入され、n型ウエル5には、例えばリンが導入されている。このような素子分離部に囲まれたp型ウエル4およびn型ウエル5の形成領域には、nMISQnおよびpMISQpが形成されている。

【0094】nMISQnおよびpMISQpのゲート 絶縁膜6は、例えば厚さ6nm程度の酸化シリコン膜か らなる。ここでいうゲート絶縁膜6の膜厚とは、二酸化 シリコン換算膜厚(以下、単に換算膜厚という)であ り、実際の膜厚と一致しない場合もある。

【0095】ゲート絶縁膜6は、酸化シリコン膜に代えて酸窒化シリコン膜で構成しても良い。酸窒化シリコン膜は、酸化シリコン膜に比べて膜中における界面準位の発生を抑制したり、電子トラップを低減したりする効果が高いので、ゲート絶縁膜6のホットキャリア耐性を向上でき、絶縁耐性を向上させることができる。酸窒化シリコン膜を形成するには、例えば半導体基板1をNO、NO2またはNH3といった含窒素ガス雰囲気中で熱処理すれば良い。また、p型ウエル4およびn型ウエル5のそれぞれの表面に酸化シリコンからなるゲート絶縁膜6を形成した後、半導体基板1を上記した含窒素ガス雰囲気中で熱処理し、ゲート絶縁膜6と半導体基板1との界面に窒素を偏析させることによっても、上記と同様の効果を得ることができる。

【0096】また、ゲート絶縁膜6を、例えば窒化シリ コン膜あるいは酸化シリコン膜と窒化シリコン膜との複 合絶縁膜で形成しても良い。酸化シリコンからなるゲー ト絶縁膜6を二酸化シリコン換算膜厚で5 nm未満、特に 3 nm未満まで薄くすると、直接トンネル電流の発生やス トレス起因のホットキャリア等による絶縁耐圧の低下が 顕在化する。窒化シリコン膜は、酸化シリコン膜よりも 誘電率が高いためにその二酸化シリコン換算膜厚は実際 の膜厚よりも薄くなる。すなわち、窒化シリコン膜を有 する場合には、物理的に厚くても、相対的に薄い二酸化 シリコン膜と同等の容量を得ることができる。従って、 ゲート絶縁膜6を単一の窒化シリコン膜あるいはそれと 酸化シリコンとの複合膜で構成することにより、その実 効膜厚を、酸化シリコン膜で構成されたゲート絶縁膜よ りも厚くすることができるので、トンネル漏れ電流の発 生やホットキャリアによる絶縁耐圧の低下を改善するこ とができる。また、酸窒化シリコン膜は、酸化シリコン 膜に比べて不純物が貫通し難いので、ゲート絶縁膜6を 酸窒化シリコン膜で構成することにより、ゲート電極材 料中の不純物が半導体基板側に拡散することに起因する しきい値電圧の変動を抑制することができる。

【0097】ここで、単一絶縁膜または複合絶縁膜の上記換算膜厚drとは、対象となる絶縁膜の比誘電率を ϵ i、その膜厚をdi、二酸化シリコンの比誘電率を ϵ sとしたときに、次式で定義される膜厚である。

[0098]

【数1】

$$dr = \sum \frac{\epsilon_i}{\epsilon_s} di$$

【0099】例えば酸化シリコン (SiO^2) の誘電率は $4\sim4$. 2であり、窒化シリコン (Si^3N^4) の誘電率は8である。そこで、窒化シリコンの誘電率を酸化シリコンの誘電率の2倍として計算すると、例えば膜厚 6 nmの窒化シリコン膜の二酸化シリコン換算膜厚は3 nmとなる。すなわち、膜厚 6 nmの窒化シリコン膜からなるゲート絶縁膜と膜厚 3 nmの酸化シリコン膜からなるゲート絶縁膜とは容量が等しい。また、膜厚 2 nmの酸化シリコン膜と膜厚 2 nmの窒化シリコン膜の酸化シリコン膜と膜厚 2 nmの窒化シリコン膜(換算膜厚 2 nmの単一酸化シリコン膜からなるゲート絶縁膜の容量は、膜厚 3 nmの単一酸化シリコン膜からなるゲート絶縁膜の容量と同じである。

【0100】nMISQnおよびpMISQpのゲート電極7は、例えば低抵抗多結晶シリコン膜、WN(窒化タングステン)膜およびW(タングステン)膜の積層膜からなる。ただし、ゲート電極7は、低抵抗多結晶シリコン膜上にタングステンシリサイド膜またはコバルト(Co)シリサイド膜を堆積した積層膜などを使って形成しても良い。また、ゲート電極7の材料として多結晶または単結晶のシリコン(Si)とゲルマニウム(Ge)との合金を用いても良い。ゲート電極7上には、例えば酸化シリコン等からなるゲートキャップ膜8が形成されている。また、ゲート電極7の側面には、例えば酸化シリコンからなるサイドウォール9が形成されている。

【0101】nMISQnのn⁻型半導体領域10aおよびn⁺型半導体領域10bは、nMISQnのソース・ドレイン用の半導体領域であり、共に、例えばリンまたはヒ素が導入されている。pMISQpのp⁻型半導体領域11aおよびp⁺型半導体領域11bは、pMISQpのソース・ドレイン用の半導体領域であり、共に、例えばホウ素が導入されている。また、n⁺型半導体領域10bおよびp⁺型半導体領域の表面には、例えばチタンシリサイドまたはコバルトシリサイド等からなるシリサイド層12が形成されている。

【0102】このような基板1上には絶縁膜13が堆積されている。この絶縁膜13は、ゲート電極7、7の狭いスペースを埋め込むことのできるリフロー性の高い膜、例えばBPSG(Boron-doped Phospho Silicate Glass)膜で構成されている。また、スピン塗布法によって

形成されるSOG(Spin On Glass) 膜で構成しても良い。絶縁膜13には、コンタクトホール14a~14cが形成されている。コンタクトホール14a,14bの底部からはシリサイド層12の上面一部が露出されている。また、コンタクトホール14cの底部からはゲート電極7の上面一部が露出されている。このコンタクトホール14a~14cの内部を含む絶縁膜13上にCVD法等で窒化チタン(TiN)膜およびタングステン(W)膜を堆積した後、絶縁膜13上の不要な窒化チタン膜おとびタングステン(財およびタングステン膜をCMP法またはエッチバック法によって除去し、コンタクトホール14a~14c内のみにこれらの膜を残すことで形成されている。

【0103】絶縁膜13上には、第1層配線M1が形成されている。第1層配線M1は、例えばタングステンからなり、プラグ15を通じてnMISQnおよびpMISQpのソース・ドレインやゲート電極7と電気的に接続されている。また、絶縁膜13上には、第1層配線M1を覆うように、絶縁膜16aおよび絶縁膜16bが下層から順に堆積されている。絶縁膜16aは、例えば有機ポリマーのような低誘電率な絶縁膜からなり、絶縁膜16bは、例えば酸化シリコン等からなり、層間絶縁膜の機械的強度を確保する機能を有している。

【0104】絶縁膜16aを構成する有機ポリマーとしては、例えばポリアリルエーテル(PAE)系材料のSiLK(米The Dow Chemical Co製、比誘電率=2.7、耐熱温度=490℃以上、絶縁耐圧=4.0~5.0MV/Vm)またはFLARE(米Honeywell Electronic Materials製、比誘電率=2.8、耐熱温度=400℃以上)等がある。PAE系材料は、基本性能が高く、機械的強度、熱的安定性および低コスト性に優れるという特徴を有している。

【0105】また、絶縁膜16aの材料としては、PAE系材料に代えて、SiOC系材料、SiOF系材料、HSQ (hydrogen silsesquioxane) 系材料、MSQ (methyl silsesquioxane) 系材料、ポーラスHSQ系材料、ポーラスMSQ材料またはポーラス有機系材料を用いることもできる。

【0106】 SiOC系材料としては、例えばBlack Diamond (米Applied Materials, Inc製、比誘電率= $3.0\sim2.4$ 、耐熱温度=450°C)、CORAL (米Novellus Systems, Inc製、比誘電率= $2.7\sim2.4$ 、耐熱温度=500°C)、Aurora2.7 (日本エー・エス・エム社製、比誘電率=2.7、耐熱温度=450°C)またはp-MTES(日立開発製、比誘電率=3.2)等がある。

【0107】HSQ系材料としては、例えばOCD T -12 (東京応化工業製、比誘電率=3.4~2.9、 耐熱温度=450℃)、FOx (米Dow Corning Corp. 製、比誘電率=2.9)またはOCL T-32 (東京 応化工業製、比誘電率=2.5、耐熱温度=450℃) 等がある。

【0108】MSQ系材料としては、例えばHSG-R7(日立化成工業製、比誘電率=2.8、耐熱温度=650℃)、OCDT-9(東京応化工業製、比誘電率=2.7、耐熱温度=600℃)、LKD-T200(JSR製、比誘電率=2.7~2.5、耐熱温度=450℃)、HOSP(米Honeywell Electronic Materials製、比誘電率=2.5、耐熱温度=550℃)、HSG-RZ25(日立化成工業製、比誘電率=2.5、耐熱温度=650℃)、OCLT-31(東京応化工業製、比誘電率=2.3、耐熱温度=650℃)またはLKD-T400(JSR製、比誘電率=2.2~2、耐熱温度=450℃)等がある。

【0109】ポーラスHSQ系材料としては、例えばXLK (米Dow Corning Corp. 製、比誘電率= $2.5\sim2$)、OCL T-72(東京応化工業製、比誘電率= $2.2\sim1.9$ 、耐熱温度=450°C)、Nanoglass (米Honeywell Electronic Materials製、比誘電率= $2.2\sim1.8$ 、耐熱温度=500°C以上)またはMesoELK (米Air Productsand Chemicals, Inc、比誘電率=2以下)等がある。

【0110】ポーラスMSQ系材料としては、例えばHSG-6211X(日立化成工業製、比誘電率=2.4、耐熱温度=650℃)、ALCAP-S(旭化成工業製、比誘電率=2.3~1.8、耐熱温度=450℃)、OCL T-77(東京応化工業製、比誘電率=2.2~1.9、耐熱温度=600℃)、HSG-6210X(日立化成工業製、比誘電率=2.1、耐熱温度=650℃)またはsilica aerogel(神戸製鋼所製、比誘電率1.4~1.1)等がある。

【0111】ポーラス有機系材料としては、例えばPolyELK(米Air Productsand Chemicals, Inc、比誘電率=2以下、耐熱温度=490℃)等がある。

【0112】このような絶縁膜16a,16bには、第1層配線M1の一部が露出するスルーホール17が穿孔されている。このスルーホール17内には、例えばタングステン等からなるプラグ18が形成されている。

【0113】絶縁膜16aを形成するための上記SiO C系材料およびSiOF系材料や絶縁膜16bは、CV D法で形成されている。上記Black Diamondの場合は、原料ガスとして、例えばトリメチルシランと酸素との混合ガスを用いる。また、上記P-MTES の場合は、原料ガスとして、例えばメチルトリエトキシシランと N_2O との混合ガスを用いる。それ以外の上記 誘電率の低い絶縁材料は、塗布法で形成されている。

【0114】まず、本実施の形態においては、上記のような半導体基板1上に、図24(a)、(b)に示すように、例えば膜厚50mの窒化シリコン膜等からなる絶

縁膜19aをプラズマCVD法等で堆積する。絶縁膜19aは、窒化シリコン膜に代えて、プラズマCVD法で形成された炭化シリコン(SiC)または酸化シリコン膜を用いることができる。プラズマCVD法で形成された炭化シリコン系材料としては、例えばBLOk(AMAT社製、比誘電率=4.3)があり、その形成に際しては、例えばトリメチルシランとへリウムとの混合ガスを用いる。また、ラズマCVD法で形成された酸化シュン系材料としては、例えばPEーTMS(Canon製、比誘電率=3.9)があり、その形成に際しては、例えばトリメトキシシランと酸化窒素(N_2O)ガスとの混合ガスを用いる。これらを用いた場合、誘電率を窒化シリコン膜よりも大幅に下げることができる。

【0115】続いて、絶縁膜19a上に、絶縁膜16 c, 16dを下層から順に堆積する(図22の工程10 0)。絶縁膜16cは、上記絶縁膜16aと同じ低誘電 率の絶縁膜から選択された材料からなる。また、絶縁膜 16 dは、上記絶縁膜16 bと同じ材料からなる。その 後、フォトレジスト膜をマスクにしたドライエッチング で、絶縁膜16d, 16c, 19aを選択的に除去し、 配線溝(配線開口部) 20aを形成する(図22の工程 101)。配線溝20aを形成するには、まず絶縁膜1 9 a をエッチングストッパにして絶縁膜16 d, 16 c を選択的にエッチングし、その後、絶縁膜19aをエッ チングする。このように、配線溝20aが形成される絶 縁膜16c, 16dの下層に薄い絶縁膜19aを形成し ておき、この絶縁膜19aの表面でエッチングを一旦停 止した後、絶縁膜19aをエッチングすることにより、 配線溝20aの深さ精度を向上させることができ、配線 溝20aを掘り過ぎることなく形成することができる。 【0116】次に、上記配線溝20aの内部に以下のよ うな方法で第2層配線となる埋め込み配線を形成する。 【0117】まず、図25に示すように、配線溝20a の内部を含む絶縁膜16c, 16d上に、例えば窒化チ タン (TiN) 等からなる薄い導電性バリア膜21aを スパッタリング法等で堆積する(図22の工程10 2)。この導電性バリア膜21aは、後述の主導体膜形 成用の銅の拡散を防止する機能、その主導体膜と絶縁膜 16 c, 16 d との密着性を向上させる機能および主導 体膜のリフロー時に銅の濡れ性を向上させる機能を有し ている。このような機能を有する膜としては、窒化チタ ンに代えて、銅と殆ど反応しない窒化タングステン(W N)、窒化タンタル (TaN) などの高融点金属窒化物 を用いることが好ましい。また、その窒化チタンに代え て、高融点金属窒化物にシリコン(Si)を添加した材 料や、銅と反応し難いタンタル(Ta)、チタン(T i)、タングステン(W)、チタンタングステン(Ti W) 合金などの高融点金属を用いることもできる。

【0118】本実施の形態では、導電性バリア膜21aの最も厚い部分の厚さが50nmの場合を例示する。しかし、本発明者らの検討結果によれば、この導電性バリア膜21aをさらに薄く、または、無くすこともできることが判明した。これについては、後述する。

【0119】続いて、導電性バリア膜21a上に、例えば銅からなる主導体膜22aを堆積する(図22の工程103)。本実施の形態では、主導体膜22aをメッキ法で形成した。メッキ法を用いることにより、良好な膜質の主導体膜22aを埋め込み性良く、かつ、低コストで形成することができる。この場合、まず、導電性バリア膜21a上に、銅からなる薄い導体膜をスパッタリング法で堆積した後、その上に、銅からなる相対的に厚い導体膜を、例えば硫酸銅を基本とするメッキ液を使用した電解メッキ法または無電解メッキ法によって成長させることで主導体膜22aを堆積した。

【0120】ただし、主導体膜22aをスパッタリング 法で形成することもできる。この導電性バリア膜21a および主導体膜22aを形成するためのスパッタリング 法としては、通常のスパッタリング法でも良いが、埋め 込み性および膜質の向上を図る上では、例えばロングス ロースパッタリング法やコリメートスパッタリング法等 のような指向性の高いスパッタリング法を用いることが 好ましい。また、主導体膜22aをCVD法で形成する こともできる。

【0121】続いて、例えば475℃程度の非酸化性雰囲気(例えば水素雰囲気)中で基板1を熱処理することによって主導体膜22aをリフローさせ、銅を配線溝20aの内部に隙間なく埋め込む。

【0122】次に、このような主導体膜22aおよび導電性バリア膜21aをCMP法等によって研磨した後(図22の工程104)、純水等の洗浄処理を経て、図26に示すように、配線溝20a内に銅を主成分とする埋め込み配線23aを形成する。CMP処理およびCM

P装置の詳細については後述する。

【0123】続いて、基板1の表面の湿潤状態が保たれた状態で直ちにCMP後洗浄処理に移行する。まず、基板1に対してアルカリ洗浄処理を施す(図22の工程105)。ここでは、CMP処理時のスラリ等の異物を除去する目的を有しており、CMPで基板1に付着した酸性スラリを中和し、基板1と、異物と、洗浄用のブラシとのzeta電位を方向を揃えて、それらの間の吸着力をなくすために、例えばph8程度またはそれ以上の弱アルカリ薬液を供給しながら、基板1の表面をスクラブ洗浄(またはブラシ洗浄)する。アルカリ薬液として、例えばアミノエタノール(DAE(Diluted Amino Ethanol)、組成:2-Aminoethanol、 H_2 NC H_2 C H_2 OH、濃度:0.001~0.1%程度、好ましくは0.01%)を用いた。この薬液は、銅のエッチング作用が少なく、 NH_4 OHと同等の洗浄力を有する。このアル

カリ洗浄処理の詳細についても後ほど説明する。

【0124】続いて、基板1に対して還元処理を施す (図22の工程106)。ここでは、図27に示すよう に、水素ガス雰囲気中で、例えば200~475℃、好 ましくは300℃、例えば0.5~5分、好ましくは2 分程度の熱処理を基板1に対して施した(水素(H_o) アニール)。これにより、CMP時に発生した埋め込み 配線23a表面の酸化銅膜を銅に還元することができ、 その後の酸洗浄による埋め込み配線23aのエッチング を抑制または防止することができる。このため、配線抵 抗の上昇、配線抵抗のばらつきおよび段差の発生を同時 に抑制または防止でき、さらに、エッチコロージョンの 発生も抑制または防止できる。また、還元処理を行わな い場合、CMP処理時に基板1の表面に付着したBTA 等のような有機物が洗浄処理に際してマスクとなり絶縁 膜16 dの表層を良好に削りとることができない場合が ... あるが、本実施の形態のように還元処理を行うことによ り、СМР時に付着したBTA等の有機物を除去するこ とができるので、絶縁膜16 dの表層を、充分に、か つ、均一に除去することができる。これらにより、半導 体集積回路装置のTDDB寿命を大幅に向上させること が可能となる。

【0125】続いて、図28に示す基板1に対して酸洗浄処理を施す(図22の工程107)。ここでは、TDDB特性の向上、残留金属除去、絶縁膜16d表面のダングリングボンドの低減および絶縁膜16d表面の凹凸除去等の目的を有しており、フッ酸水溶液を基板1の表面に供給してエッチングによる異物粒子(パーティクル)の除去を行う。フッ酸洗浄を挿入しただけでもTDDB特性を改善できる。これは、酸処理により表面のダメージ層が除去されて界面の密着性が向上しためと考えられる。フッ酸(HF)洗浄は、たとえばブラシスクラブ洗浄を用い、HF濃度を0.5%、洗浄時間を20秒の条件が選択できる。

【0126】図29に本実施の形態によるTDDB特性 の結果を示す。図からアルカリ洗浄と酸洗浄との連続シ ーケンスのTDDB特性と比較し、アルカリ洗浄、水素 アニールおよび酸洗浄のシーケンスのTDDB特性は、 約2桁向上することが分かる。 層間絶縁膜に低誘電率の 絶縁材料を用いた埋め込み銅配線構造の信頼性を考慮す ると、2桁のTDDB寿命の向上は、非常に有効なプロ セスである。アルカリ洗浄と酸洗浄との間に、水素アニ ールを挿入することにより、TDDB寿命が向上する理 由として、CMP時に付着するBTA等の有機物が除去 されるためと考えられる。有機物が付着したまま酸洗浄 を行うと、TDDB寿命を左右する隣接絶縁膜表面のク リーニング(リフトオフ)が充分にできないと推定され る。一方、本実施の形態では水素アニール処理を行って から洗浄処理を行うため、絶縁膜の表層を、充分に、か つ、均一にリフトオフすることができ、TDDB寿命を 向上させることが可能となる。

【0127】また、上記のように配線抵抗の発生は、C MPによる酸化膜の形成促進、フッ酸洗浄等の酸性溶液 による酸化銅膜の除去、配線抵抗の増加(変動)および 段差の発生の順に進行する。したがって、アルカリ洗浄 が終了した時点で、水素アニール処理を行うことによ り、СМР時に発生した配線表面の酸化銅膜を銅に還元 することができ、その後の酸洗浄による銅配線のエッチ ングを抑制または防止することができる。これにより、 配線抵抗上昇、ばらつきおよび段差の発生を同時に抑制 または防止でき、さらに、エッチコロージョンの発生も 抑制または防止できる。図30は、本実施の形態を適用 した場合における配線抵抗の水素アニール依存性を示す グラフである。アルカリ洗浄および酸洗浄を連続して行 うよりも、アルカリ洗浄、水素アニールおよび酸洗浄を 順次行った方が、配線抵抗を約6%低減させることがで きた。また、抵抗のばらつきも6.4%を5.9%に低 減させることができた。

【0128】上記の例では、還元処理として水素アニールを施す場合について説明したが、これに限定されるものではなく、例えば水素プラズマやアンモニアプラズマを施しても良い。この場合、上記した効果の他に、還元処理時間を短縮でき、スループットの向上を推進させることができる、という効果が得られる。水素プラズマやアンモニアプラズマに比較した場合の水素アニールの利点としては、デバイスプロセスで良く使用されており実績があること、また、真空状態を形成する必要がないこと等から、比較的容易に処理を行うことができる、という利点がある。

【0129】また、上記CMP後洗浄処理に先行または 並行して、基板1の表面を純水スクラブ洗浄、純水超音 波洗浄、純水流水洗浄または純水スピン洗浄したり、基 板1の裏面を純水スクラブ洗浄したりしても良い。

【0130】次に、上記洗浄処理を経た後、例えば純水リンス処理およびスピン乾燥やIPA(イソプロピルアルコール)ベーパー乾燥等のような乾燥処理(図22の工程108)、後処理(図22の工程109,110)を経てキャップ絶縁膜の形成工程(図22の工程111)に移行する。

【0131】ここでは、まず、図31に示すように、基板1の表面(埋め込み配線23aが露出する面)に対して、水素プラズマ処理を施す。この水素プラズマ処理条件は、例えば基板1の直径を8インチ(=約20cm)とした場合、処理圧力を5.0Torr(=6.6661×10 2 Pa)、高周波(RF)電力を600W、基板温度を400 $^{\circ}$ C、水素ガス流量を500cm 3 /min、処理時間を10 $^{\circ}$ 30秒とすることができる。電極間距離は600mils (15.24mm)とした。

【0132】続いて、水素プラズマ処理工程109の 後、大気開放せず連続して、図32に示すように、基板 1の表面(埋め込み配線 2 3 a が露出する面)に対して、アンモニア(NH_3)プラズマ処理を施す。このアンモニアプラズマ処理条件は、例えばアンモニア流量を $200\ c\ m^3/m\ i\ n$ 程度とした以外は、工程 109の水素プラズマ条件と同じである。

【0133】なお、プラズマ処理条件は、これら例示し た条件に限られないのはもちろんである。本発明者らの 検討では、圧力が高いほどプラズマダメージを低減で き、基板温度が高いほどTDDB寿命の基板内ばらつき の低減と長寿命化がはかれる。また、基板温度が高く、 RF電力が大きく、処理時間が長いほどCuの表面にヒ ロックが発生しやすい、という知見が得られている。こ れらの知見と装置構成等による条件のばらつきを考慮す ると、例えば処理圧力は $0.5 \sim 6 \text{ Torr}$ (= 0.6 $6661 \times 10^{2} \sim 7$. 99932×10^{2} Pa), RF 電力は300~600W、基板温度は350~450 ℃、水素ガス流量は50~1000cm³/min、ア ンモニアガス流量は20~500 c m³/m i n、処理 時間は5~180秒、電極間距離は150~1000m ils (3.81~25.4mm) の範囲で設定するこ とができる。

【0134】続いて、アンモニアプラズマ処理工程110の後、大気開放せず連続して、図33に示すように、埋め込み配線23aおよび絶縁膜16dの表面上に、絶縁膜19b(キャップ膜)をCVD法等によって堆積する。絶縁膜19bは、例えば上記絶縁膜19aと同一厚さの同一材料からなり、絶縁膜19aと同様の変形例がある。

【0135】このように本実施の形態では、キャップ膜用の絶縁膜19bの堆積に先立って水素プラズマ処理およびアンモニアプラズマ処理を基板1に対して順に施す。

【0136】アンモニアプラズマでは、CMPで酸化された銅配線表面の酸化銅(CuO、 CuO_2)を銅(Cu)に還元する。また、セットフロー時の銅のシリサイド化を防ぐ窒化銅(CuN)層が埋め込み配線23aの表面(ごく薄い領域)に形成される。配線間の絶縁膜16d上面(ごく薄い領域)では、SiN化またはSiH化が進み、絶縁膜16d表面のダングリングボンドを補償し、また、キャップ膜(窒化シリコン膜)と埋め込み配線23aおよび絶縁膜16dとの密着性が向上させsることができ、界面のリーク電流を低減することができる。このような効果により、TDDB寿命を向上させることができる。

【0137】一方、水素プラズマでは、本発明者らによる特願平11-226876号でも述べたように、アンモニアプラズマ処理等に比べて有機系の除去能力が非常に高いため、CMPでのスラリに含まれているBTA、スラリ成分やCMP後洗浄の有機酸とプロセス中に生成した残留有機物をほぼ完全に除去し、界面のリーク電流

を減少させることができる。その結果、TDDB寿命を さらに向上させることができる。

【0138】したがって、この水素プラズマ処理とアン モニアプラズマ処理とを順に行うことにより、銅を主成 分とする埋め込み配線23a表面の還元および耐シリサ イドバリア層の形成と、絶縁膜界面のクリーニングおよ びSiH効果、SiN効果を得ることができ、さらなる 信頼性の向上を実現できる。図34は、実際に水素プラ ズマ処理およびアンモニアプラズマ処理を組み合わせて 行った時のTDDB特性を示している。CMP条件およ びCMP後洗浄条件は全て同じである。層間絶縁膜が、 例えばTEOS (Tetraethoxysilane) ガスを用いたプ ラズマCVD法で形成された酸化シリコン膜上に、プラ ズマCVD法で形成された窒化シリコン膜を堆積するこ とで構成されている場合において、水素プラズマとアン モニアプラズマとを組み合わせて行ったサンプルでは、 アンモニアプラズマ処理単独の場合と比較して、TDD B寿命が約2桁向上することが判明した。

【0139】また、図34には、層間絶縁膜が、本実施の形態で説明したような誘電率の低い材料(例えば上記SiLK)で構成されている場合のおおよその推定特性を、SiLKの絶縁耐圧が4.0~5.0MV/cm程度であること、有機SOG(Spin On Glass)層間構造のTDDB特性評価の経験等から示した。アンモニアプラズマ処理のみでは、例えば約0.13~0.17MV/cm、10年の動作環境では不十分となる場合があるのに対して、水素プラズマおよびアンモニアプラズマを用いる本実施の形態の場合は、上記動作環境に対して充分な信頼度を確保できる。

【0140】図35は、上記のようにして第7層配線までを形成したCMIS-LSIの一例を示している。特に限定されるものではないが、以下に各部の寸法を記す。

【0141】第1層配線M1の膜厚および配線ピッチ (隣接配線の中心から中心までの距離)は、例えば0. $4 \mu m$ 程度または $0.25 \mu m$ 程度である。また、第2 層配線M2から第5層配線M5までは、前記したCu配 線の形成方法で製造する。第2層配線M2および第3層 配線M3の導電性バリア膜の厚さは、例えば0.05 μ m程度、主導体膜の厚さは、例えば 0. 35μm程度、 配線幅および配線ピッチは、例えば0.5μm程度また は0. 25 μ m程度である。第4層配線M4および第5 層配線M5の導電性バリア膜の厚さは、例えば0.05 μ m程度、主導体膜の厚さは、例えば 0. 9 5 μ m程 度、配線幅および配線ピッチは、例えば1. 0μm程度 または0.25μm程度である。また、第6層配線M6 は、例えばタングステン膜、アルミニウム膜およびタン グステン膜の3層構成とされている。また、第7層配線 M7は、例えばアルミニウム膜からなる。第7層配線M 7のパッドには、バンプ電極が形成されるか、またはボ

ンディングワイヤが接続されるが図示を省略している。 なお、第7層配線(M7)をアルミニウムとタングステ ンとの積層膜で構成している理由の1つのとして、その 積層膜は、ダマシン配線構造を採用しない通常の半導体 集積回路装置の最上層に一般的に使用しており、バンプ 電極やボンディングワイヤとの接続上の信頼性を確保で きることが経験的に実証されているからである。第1層 配線M1と第2層配線M2とを接続するスルーホールの 直径は、例えば 0.45μ m程度または 0.25μ m程 度である。第2層配線M2と第3層配線M3とを接続す るスルーホールの直径は、例えば 0.5μm程度または 0. 25μm程度である。第3層配線M3と第4層配線 M4とを接続するスルーホールの直径は、例えば0.5 μm程度または 0.25μm程度である。第4層配線M 4と第5層配線M5とを接続するスルーホールの直径 は、例えば1.0 μ m程度または0.25 μ m程度であ. る。第5層配線M5と第6層配線M6とを接続するスル ーホールの直径は、例えば0.5μm程度または0.2 5 μ m程度である。

【0142】次に、本実施の形態で用いたCMP装置の 一例について説明する。

【0143】図36は、本実施の形態で用いたCMP装置の全体構成の一例を示している。

【0144】このCMP装置25は、上記導電性バリア 膜21aおよび主導体膜22aの研磨に用いる枚葉式の CMP装置であり、表面に主導体膜22aが形成された 基板1を複数枚収容するローダ25a、主導体膜22a を研磨、平坦化する研磨処理部25b、導電性バリア膜 21aを研磨、平坦化する研磨処理部25c、研磨が終 了した基板1の表面に防蝕処理を施す防蝕処理部25 d、防蝕処理が終了した基板1を後洗浄するまでの間、 その表面が乾燥しないように維持しておく浸漬処理部2 5 e、防蝕処理が終了した基板1を後洗浄する後洗浄処 理部25 f および後洗浄が終了した基板1を複数枚収容 するアンローダ25gを備えている。後洗浄処理部25 fは、上記アルカリ洗浄を行う第1後洗浄処理部25 f 1、上記還元処理を行う還元処理部25 f 2および上記 酸洗浄を行う第2後洗浄処理部25 [2を有している。 この後洗浄処理部25fは、CMP装置25から分離し て独立した装置としても良い。

【0145】図37に示すように、CMP装置25の研磨処理部25b,25cは、上部が開口された筐体26aを有しており、この筐体26aに取り付けられた回転軸26bの上端部には、モータ26cによって回転駆動される研磨盤(プラテン)26dが取り付けられている。この研磨盤26dの表面には、多数の気孔を有する合成樹脂を均一に貼り付けて形成した研磨パッド26eが取り付けられている。

【0146】また、この研磨処理部25b, 25cは、 基板1を保持するためのウエハキャリア26fを備えて いる。ウエハキャリア26fを取り付けた駆動軸26gは、ウエハキャリア26fと一体となってモータ(図示せず)により回転駆動され、かつ研磨盤26dの上方で上下動されるようになっている。

【0147】基板1は、ウエハキャリア26fに設けられた真空吸着機構(図示せず)により、その主面すなわち被研磨面を下向きとしてウエハキャリア26fに保持される。ウエハキャリア26fの下端部には、基板1が収容される凹部26f1が形成されており、この凹部26f1内に基板1を収容すると、その被研磨面がウエハキャリア26の下端面とほぼ同一か僅かに突出した状態となる。

【0148】研磨盤26dの上方には、研磨パッド26eの表面と基板1の被研磨面との間に研磨スラリSを供給するためのスラリ供給管26hが設けられており、その下端から供給される研磨スラリSによって基板1の被研磨面が化学的および機械的に研磨される。研磨スラリSとしては、例えばアルミナなどの砥粒と過酸化水素水または硝酸第二鉄水溶液などの酸化剤とを主成分とし、これらを水に分散または溶解させたものが使用される。

【0149】また、この研磨処理部25b、25cは、研磨パッド26eの表面を整形(ドレッシング)するための工具であるドレッサ26iを備えている。このドレッサ26iは、研磨盤26dの上方で上下動する駆動軸26jの下端部に取り付けられ、モータ(図示せず)により回転駆動されるようになっている。

【0150】研磨が終了した基板1は、防蝕処理部25 dにおいて、その表面に防蝕処理が施される。防蝕処理 部25dは、上記した研磨処理部25b, 25cの構成 と類似した構成になっており、ここでは、まず研磨盤

(プラテン)の表面に取り付けた研磨パッドに基板1の主面が押し付けられて研磨スラリが機械的に除去された後、例えばベンゾトリアゾール(BTA)などの防蝕剤を含んだ薬液が基板1の主面に供給されることによって、基板1の主面に形成された銅配線の表面部分に疎水性保護膜が形成される。

【0151】防蝕処理が終了した基板1は、その表面の乾燥を防ぐために、浸漬処理部25eに一時的に保管される。浸漬処理部25eは、防蝕処理が終了した基板1を後洗浄するまでの間、その表面が乾燥しないように維持するためのもので、例えば純水をオーバーフローささた浸漬槽(ストッカ)の中に所定枚数の基板1を浸渍槽(ストッカ)の中に所定枚数の基板1を浸渍程で保管する構造になっている。このとき、埋め込み配線23aの電気化学的腐蝕反応が実質的に進行しない程度の低温に冷却した純水を浸漬槽に供給することにより、埋め込み配線23aの腐蝕をより一層確実に防止することができる。基板1の乾燥防止は、例えば純水シャワーの供給など、少なくとも基板1の表面を湿潤状態に保持することのできる方法であれば、上記した浸漬槽中での保管以外の方法で行っても良い。

【0152】図38は、上記第1,第2後洗浄処理部25f1,25f3の一例であるスクラブ洗浄装置27を示している。このスクラブ洗浄装置27は、モータ27aによって回転駆動されるステージ27bを備えており、このステージ27bに保持された基板1が水平面内で所望の速度で回転するようになっている。また、ステージ27b上で回転する基板1の上下面には、円筒形のブラシ27cが押し付けられるようになっている。これらのブラシ27cは、回転駆動機構により、基板1の主面に対して垂直な面内で所望の速度で回転するようになっている。また、ブラシ27cには、上記洗浄液が配管等を通じて供給されるようになっている。ブラシ27cには、上記洗浄液は配管等を通じて供給されるようになっている。ブラシ27cには、例えばポリビニルアルコール(PVA)等のような合成樹脂の多孔質体で構成されたブラシ27cの内部から表面(基板1との接触面)に少

(PVA)等のような合成樹脂の多れ質体で構成された ブラシ27cの内部から表面(基板1との接触面)に少 しずつ滲み出し、ブラシ27cと接触した基板1の表面・ を濡らすようになっている。

【0153】基板1に付着したスラリ等を除去するには、基板1の上下面にブラシ27cを押し付け、基板1を水平面内に回転させながら、ブラシ27cを基板1の主面に対して垂直な面内で回転させる。この時、両ブラシ27cは、その表面に設けられた後述する多数の突起の先端が僅かに(例えば1mm程度)凹むような圧力で基板1に押し付けられる。基板1の回転速度は、例えば20rpm程度とし、ブラシ27cの回転速度は、例えば120rpm程度とする。このようにして、所定の時間、基板1の両面をブラシ27cでスクラブ洗浄することにより、その表面に付着したスラリ等を除去することができる。

【0154】図39は、上記ブラシ27cの拡大斜視図である。図示のように、このブラシ27cの表面、すなわち、基板1との接触面には、微小な円筒形の突起27c1が所定の間隔をおいて多数設けられている。このブラシ27cは、例えばPVAのような合成樹脂の多孔質体で構成されている。本実施の形態では、ブラシ27cの中心部から両端部に向かって突起27c1の数が次第に多くなっている。すなわち、突起27c1は、ブラシ27cの中心部でその数が最も少なく、両端部でその数が最も多くなるように配置されている。

【0155】このようなブラシ27cを使用した場合、ブラシ27cの中心部と接触する基板1の中心部は、ブラシ27cの端部と接触する基板1の周辺部に比べてブラシ27cとの接触時間は長くなる。しかしその反面、基板1に接触する突起27c1は、ブラシ27cの中心部でその数が最も少なく、両端部でその数が最も多いため、ブラシ27cと基板1との接触面積は、基板1の中心部よりも周辺部の方が大きくなる。これにより、ブラシ27cと、基板1とが接触する時間×面積の値は、基板1の全面でほぼ均等とすることができる。このため、埋め込み配線23aの表面の削れ量(エッチング量)

を、基板1の全面でほぼ均等とすることができた。

【0156】本発明者らの実験によれば、次のような条件で突起27c1の数を最適化することにより、埋め込み配線23aの表面の削れ量は、基板1の全面でほぼ均等となった。なお、ここで、使用した基板1の直径は、例えば125mm程度、基板1の回転数は、例えば22rpm程度、ブラシ27cの直径は、例えば55mm程度である。ブラシ27cは、基板1との接触面が1mm凹む圧力で基板1に押し当てた。

【0158】ブラシ27cと基板1とが接触する時間×面積を基板1の全面でほぼ均等にする他の手段としては、例えばブラシ27cの中心部から両端部に向かうに従って突起27c1の直径を次第に大きくする(またはブラシ27cの両端部から中心部に向かうに従って突起27c1の直径を次第に小さくする)等、ブラシ27cと基板1との接触面積が基板1の中心部に近づくほど小さくなり、基板1の周辺部に近づくほど大きくなるように、突起27c1の大きさ、形状、個数などを変更する種々の手段を採用することができる。

【0159】また、ブラシ27cと基板1との接触面積を基板1の周辺部から中心部に向かうに従って小さくする上記手段に代えて、基板1の表面に押し付けるブラシ27cの圧力を基板1の周辺部から中心部に向かうに従って小さく(または中心部から周辺部に向かうに従って大きく)しても良い。この場合は、ブラシ27cと基板1との接触面積との接触面積が基板1の全面でほぼ同じであっても、前記と同様の効果が得られる。

【0160】基板1の表面に押し付けるブラシ27cの 圧力を基板1の周辺部から中心部に向かうに従って小さくするには、例えばブラシ27cの両端部から中心部に向かうに従って突起27c1の高さを低くしたり、ブラシ27cの直径を小さくしたりすれば良い。

【0161】また基板回転数/ブラシ回転数の比(以下、W/B比という)を最適化することにより、ブラシ27cの中心部と両端部とで突起の27c1の数を変えなくても基板1の面内の均一性を実現できる。本発明者らの実験結果によれば、上記ロール型洗浄装置では、W/B比=1.2以上、ディスク型洗浄装置では、W/B比=2.0以上がCMP後洗浄において有効な洗浄条件とされた。

【0162】なお、以上のようなCMP後洗浄に際して 基板1面内の削れ量を均一化する技術については、本発 明者らによる特願2000-176769号に記載されている。

【0163】上記後洗浄処理では、ロール型洗浄方式に ついて説明したが、これに限定されるものではなく種々 変更可能であり、例えばアルカリ洗浄に際してディスク 型洗浄方式を採用することもできる。また、酸洗浄に際 してディスク型洗浄方式やペン型洗浄方式を採用するこ ともできる。図40はディスク型洗浄方式の一例を示し ている。図40(a)は平面図、(b)はその断面図で ある。 基板 1 の上下面に平面円形状のディスクブラシ 2 8を配置した状態で、基板1およびディスクブラシ28 を水平面内に回転させながら基板1の表面を洗浄する。 また、図41はペン型洗浄方式の一例を示している。図 41 (a) は平面図、(b) はその断面図を示してい る。基板1の主面(埋め込み配線形成面)上にペンプラ シ29を配置した状態で基板1を水平面内に回転させな。 がらペンブラシ29を回転および揺動させて基板1の主 面や端面を洗浄する。ペンブラシ29は前段の洗浄処理 (例えばロール型洗浄やディスク型洗浄) で除去しきれ なかったものを除去するのに適している。ディスクブラ シ28およびペンブラシ29のブラシ材質等は、上記し たのと同じである。

【0164】上記後洗浄処理が終了した基板1は、純水リンスおよびスピンドライの後、乾燥した状態でアンローダ25g(図36参照)に収容され、複数枚単位で一括して次工程へ搬送される。

【0165】なお、防蝕処理が終了した基板1の表面乾燥を防ぐための浸漬処理部(基板保管部)25eを遮光構造にし、保管中の基板1の表面に照明光などが照射されないようにすることができる。これにより、光起電力効果による短絡電流の発生を防ぐようにできる。浸漬処理部25eを遮光構造にするには、具体的には浸漬槽(ストッカ)の周囲を遮光シートなどで被覆することによって、浸漬槽(ストッカ)の内部の照度を少なくとも500ルクス以下、好ましくは300ルクス以下、さらに好ましくは100ルクス以下にする。

【0166】また、研磨処理の直後、すなわちその表面に残った研磨スラリ中の酸化剤による電気化学的腐蝕反応が開始される前に直ちに乾燥処理部に搬送され、研磨スラリ中の水分が強制乾燥によって除去されてもよい。この場合、研磨処理部25b、25cにおいて研磨処理に付された基板1は、研磨処理の直後、すなわちその表面に残った研磨スラリ中の酸化剤による電気化学的腐蝕反応が開始される前に直ちに乾燥処理部に搬送され、研磨スラリ中の水分が強制乾燥によって除去される。その後、基板1は、乾燥状態が維持されたまま後洗浄処理部25fに搬送され、後洗浄処理に付された後、純水リンスおよびスピンドライを経てアンローダ25gに収容される。この場合、研磨処理の直後から後洗浄が開始されるまでの間、基板1の表面が乾燥状態に保たれるため

に、電気化学的腐蝕反応の開始が抑制され、これにより、Cu配線の腐蝕を有効に防止することが可能となる。

【0167】次に、上記後処理からキャップ膜の形成処理で用いたプラズマ処理装置の一例を説明する。

【0168】図42は、プラズマ処理装置30の一例を示した断面図(a)および平面図(b)である。なお、このプラズマ処理については、本願発明者などによる特願平11-226876号に記載されている。

【0169】このプラズマ処理装置30としては、例えばAMAT社製P5000を使用している。プラズマ処理装置30には、ロードロック室30aに2つの処理室30b1,30b2とカセットインタフェイス30cが取り付けられている。ロードロック室30a内には基板1を搬送するロボット30dを有する。ロードロック室30aと処理室30b1,30b2との間には、処理中にもロードロック室30a内の高真空状態が保てるようにゲートバルブ30eを有する。

【0170】処理室30b1,30b2内には基板1を保持するサセプタ30f、ガス流を整えるバッフル板30g、サセプタ30fを支持する支持部材30h、サセプタ30fに対向して配置されるメッシュ状の電極30i、バッフル板30gにほぼ対向して配置された絶縁板30jを有する。絶縁板30jはサセプタ30fと電極30iの間以外の不必要な領域での寄生放電を抑制する作用がある。サセプタ30fの裏面側には反射ユニット30k内に設置されたランプ30mが配置され、ランプ30mを発した赤外線30nが石英窓3pを通過してサセプタ30fおよび基板1に照射される。これにより基板1が加熱される。なお、基板1はサセプタ30f上にフェイスアップ(主面、すなわち、埋め込み配線形成面を上にした状態)で設置される。

【0171】処理室30b1, 30b2はその内部を高真空に排気することが可能であり、処理ガスおよび高周波電力がガスポート30qから供給される。処理ガスはメッシュ状の電極30iを通過して基板1の近傍に供給される。処理ガスは真空マニホールド30rから排出され、処理ガスの供給流量および排気速度を制御することにより圧力が制御される。高周波電力は電極30iに印加され、サセプタ30fと電極30iとの間でプラズマを生成する。高周波電力はたとえば13.56MHzの周波数を用いる。

【0172】処理室30b1では、例えば上記水素プラズマ処理およびアンモニアプラズマ処理が行われる。ただし、この水素プラズマ処理とアンモニアプラズマ処理とを別々のプラズマ処理室で行っても良い。また、処理室30b2では、上記キャップ膜(窒化シリコン膜)の堆積が行われる。処理室30b1と処理室30b2とはロードロック室30aを介して機械的に接続されているため、上記水素プラズマ処理およびアンモニアプラズマ

処理の後に真空破壊することなく基板1を処理室30b 2に搬送することができ、上記プラズマ処理(後処理) とキャップ膜の形成とを連続的に行うことができる。

【0173】プラズマ処理(後処理)に際しては、例え ば次のようにする。カセットインタフェイス30cから 基板1がロボット30dによりロードロック室30aに 搬入される。ロードロック室30aを十分な減圧状態に なるまで真空排気し、ロボット30dを用いて処理室3 0 b 1 に基板 1 を搬送する。処理室 3 0 b 1 のゲートバ ルブ30eを閉じ、処理室30b1内が十分な真空度に なるまで排気した後、処理室30b1に水素ガスまたは アンモニアガスを導入し、圧力調整を行って所定の圧力 に維持する。その後、高周波電源から電極30iに電界 を印加し、上記のように基板1の表面をプラズマ処理す る。所定時間の経過後高周波電界を停止し、プラズマを 停止する。その後、処理室30b1内を真空排気し、ゲ・ ートバルブ30eを開いてロボット30dにより基板1 をロードロック室30aに搬出する。なお、ロードロッ ク室30aは高真空状態に維持されているため、基板1 の表面が大気雰囲気に曝されることがない。

【0174】続いて、キャップ膜の形成に際しては、例えば次のようにする。まず、ロボット30dを用いて基板1を処理室30b2に搬送する。処理室30b2のゲートバルブ30eを閉じ、処理室30b2にシラン空度になるまで排気した後、処理室30b2にシラン(SiH4)、アンモニア、窒素の混合ガスを導入し、圧力調整を行って所定の圧力に維持する。その後、医力に進行する。その後、原理室30b2内を発生し、上記キャップ膜用の絶縁膜19b(図33参照)を堆積する。所定時間の経過後高周波電界を停止する。その後、処理室30b2内を真空排気し、ゲートバルブ30eを開いてロボット30sにより基板1をロードロック室30aに搬出する。さらに、ロボット30dを用いてカセットインタフェイス30cに基板1を排出する。

【0175】 (実施の形態2) 本実施の形態においては、上記CMP後洗浄処理の変形例を説明する。

【0176】図43は、そのフロー図を示している。ここでは、CMP処理後(工程104)、上記還元処理を行い(工程106)、その後、アルカリ洗浄(工程105)、酸洗浄(工程107)の順で後洗浄処理を行う場合を例示している。それ以外は、前記実施の形態1と同じである。この場合も前記実施の形態1で説明したCMP後洗浄処理と同様の効果が得られる。この場合、CMP装置に還元処理部を設けるようにしても良い。

【0177】また、図44は、他の例のフロー図を示している。ここでは、アルカリ洗浄を行わず、酸洗浄のみを行う場合に本発明を適用した場合を例示している。それ以外は、前記実施の形態1と同じである。酸洗浄のみを行っただけでもTDDB特性が改善する。これは、ダ

メージ層の除去により界面の特性を向上できたためと思 われる。この場合も、CMP装置に還元処理部を設ける ようにしても良い。

【0178】 (実施の形態3) 本実施の形態において は、上記後処理の変形例を説明する。

【0179】図43は、そのフロー図の一部を示してい る。ここでは、アンモニアプラズマ処理後に水素プラズ マ処理を真空状態を維持したまま連続して行う場合が例 示されている。それ以外は、前記実施の形態1,2と同 じである。また、図44は、後処理に際してアンモニア プラズマ処理のみを行う場合が例示されている。それ以 外は、前記実施の形態1,2と同じである。これらの場 合、配線抵抗は前記実施の形態1,2の場合よりも低下 したものの、TDDB寿命を向上させることができた。 【0180】 (実施の形態4) 本実施の形態において は、上記後処理の変形例を説明する。

【0181】図47は、そのフロー図の一部を示してい る。ここでは、乾燥処理(工程108)の後、水素プラ ズマ処理(工程109)の前に、水素アニール処理(工 程200)を行う場合が例示されている。すなわち、乾 燥処理(工程108)、水素アニール処理(工程20 0)、水素プラズマ処理(工程109)、アンモニアプ ラズマ処理(工程110)、キャップ膜形成処理(工程 111)の順に処理を行う場合が例示されている。

【0182】また、図48には、図47の後処理の順序 を変えた場合が例示されている。すなわち、水素アニー ル(工程200)、アンモニアプラズマ(工程11 0)、水素プラズマ(工程109)を順に行う場合が例 示されている。

【0183】さらに、図49には、水素アニール(工程 200)後、後処理としてアンモニアプラズマ(工程1 10)のみを行う場合が例示されている。すなわち、水 素アニール(工程200)、アンモニアプラズマ(工程 110)、キャップ膜形成処理(工程111)を順に行 う場合が例示されている。

【0184】いずれにおいても水素アニールの条件とし ては、処理温度は、例えば200~475℃、好ましく は300℃程度、処理時間は、例えば0.5~5分、好 ましくは2分程度とした。

【0185】この方法は、特に埋め込み配線用の銅から なる主導体膜をメッキ法で形成する場合に適している。 また、後洗浄処理中またはその直前の還元処理に際して 水素アニールを行わない場合に適している。このように 水素アニール処理(工程200)を施すことにより、メ ッキ法によって形成された銅を再結晶化させることがで きるので、配線抵抗を下げることが可能となる。また、 この水素アニール処理を行わずにキャップ膜(絶縁膜1 9 b) を堆積すると、熱応力によってキャップ膜の剥離 が生じる場合があるが、水素アニール処理を施すことに より、それを抑制または防止することができる。

【0186】なお、前記実施の形態3の後処理に際して 水素プラズマおよびアンモニアプラズマ処理を行う手段 および本実施の形態4の手段は、図50や図51に示す ようにCMP後洗浄処理中またはその直前に還元処理を 行わない場合と組み合わせても各手段の効果を得ること ができる。図50は、CMP後洗浄に際してアルカリ洗 浄(工程105)および酸洗浄(工程107)を順に行 う場合、図51は、CMP後洗浄に際して酸洗浄 (工程 107)のみを行う場合が、それぞれ例示されている。 【0187】 (実施の形態5) 本実施の形態の半導体集

積回路装置の製造方法を図52~図61によって説明す る。

【0188】図52は、銅を主成分とする埋め込み配線 の形成に用いるCMP装置の全体構成の一例を示す概略 図である。

【0189】図示のように、CMP装置31は、研磨処・ 理部31aとその後段に設けられた後洗浄部31bとを 有している。研磨処理部31aには、基板1の研磨処理 を行う2台の定盤(第1定盤31c1、第2定盤31c 2) 、研磨処理が終わった基板1を予備洗浄し、その表 面に防食処理を施すクリーン・ステーション31 d、基 板1をローダ31 e、第1定盤31 c 1、第2定盤31 c 2、クリーン・ステーション31d、アンローダ31 f 間に移動させる回転アーム31gなどが設置されてい る。

【0190】研磨処理部31aの後段には予備洗浄が終 わった基板1の表面をスクラブ洗浄する後洗浄部31b が設けられている。後洗浄部31bには、ローダ31 h、第1洗浄部31i1、第2洗浄部31i2、スピン ドライヤ31j、アンローダ31kなどが設置されてい る。また、後洗浄部31bは、洗浄中の基板1の表面に 光が照射するのを防ぐために、全体が遮光壁31mで囲 まれ、内部が180ルックス、好ましくは100ルック ス以下の暗室状態となっている。これは、表面に研磨液 が付着した基板1に湿潤状態で光が照射されると、シリ コンの光起電力によってpn接合に短絡電流が流れ、p n接合のp側(+側)に接続されたCu配線の表面から Cuイオンが解離して配線腐食を引き起こすからであ る。

【0191】図53に示すように、第1定盤31c1 は、その下部に設けられた駆動機構31nによって水平 面内で回転駆動する。また、第1定盤31c1の上面に は多数の気孔を有するポリウレタンなどの合成樹脂を均 一に貼り付けて形成した研磨パッド31pが取り付けら れている。第1定盤31c1の上方には、駆動機構31 qによって上下動および水平面内で回転駆動するウエハ キャリア31rが設置されている。基板1は、このウエ ハキャリア31rの下端部に設けられたウエハチャック 31 s およびリテーナリング31 t によって、その主面 (被研磨面)を下向きにして保持され、所定の荷重で研 磨パッド31pに押し付けられる。研磨パッド31pの表面と基板1の被研磨面との間にはスラリ供給管31uを通じてスラリ(研磨液)Sが供給され、基板1の被研磨面が化学的および機械的に研磨される。また、第1定盤31c1の上方には、駆動機構31vによって上下動および水平面内で回転駆動するドレッサ31wが設置されている。ドレッサ31wの下端部にはダイヤモンド粒子を電着した基材が取り付けられており、研磨パッド31pの表面は、研磨砥粒による目詰まりを防ぐために、この基材によって定期的に切削される。なお、第2定盤31c2は、2本のスラリ供給管31u、31uが設けられている点を除き、第1定盤31c1とほぼ同様の構成になっている。

【0192】上記CMP装置31を使って銅を主成分とする埋め込み配線を形成するには、ローダ31eに収容された基板1を回転アーム31gを使って研磨処理部31aに搬入する。この基板1は、前記図23~図25で説明したのと同じ工程を経たものである。そして、まず、図54に示すように、基板1を第1定盤31c1の上において、砥粒を含まないスラリを使用した化学機械研磨(砥粒フリー化学機械研磨)(第1ステップのCMP)を行い、前記配線溝20aの外部の銅からなる主導体膜22aを図55に示すように除去する。

【0193】ここで砥粒フリー化学機械研磨とは、アルミナ、シリカなどの粉末からなる砥粒の含有量が0.5%重量以下の研磨液(スラリ)を使用した化学機械研磨を意味し、研磨液としては、特に砥粒の含有量が0.1重量%以下のものが好ましく、0.05重量%以下あるいは0.01重量%以下のものはさらに好ましい。

【0194】また、研磨液としては、銅の腐食域に属す るようにそのpHが調整されたものが使用され、さらに 導電性バリア膜21aに対する主導体膜22aの研磨選 択比が少なくとも5以上となるようにその組成が調整さ れたものが使用される。このような研磨液として、酸化 剤と有機酸とを含んだスラリを例示することができる。 酸化剤としては、過酸化水素、水酸化アンモニウム、硝 酸アンモニウム、塩化アンモニウムなどを例示すること ができ、有機酸としては、クエン酸、マロン酸、フマル 酸、リンゴ酸、アジピン酸、安息香酸、フタル酸、酒石 酸、乳酸、コハク酸、シュウ酸などを例示することがで きる。これらのうち、過酸化水素は金属成分を含まず、 かつ強酸ではないため、研磨液に用いて好適な酸化剤で ある。また、クエン酸は食品添加物としても一般に使用 されており、毒性が低く、廃液としての害も低く、臭い もなく、水への溶解度も高いため、研磨液に用いて好適 な有機酸である。本実施の形態では、例えば純水に5体 積%の過酸化水素と0.03重量%のクエン酸とを加 え、砥粒の含有量を0.01重量%未満にした研磨液を 使用する。

【0195】上記研磨液で化学機械研磨を行うと、まず

銅表面が酸化剤によって酸化され、表面に薄い酸化層が 形成される。次に酸化物を水溶性化する物質が供給され ると上記酸化層が水溶液となって溶出し、上記酸化層の 厚さか減る。酸化層が薄くなった部分は再度酸化性物質 に晒されて酸化層の厚さが増し、この反応を繰り返して 化学機械研磨が進行する。なお、このような砥粒フリー の研磨液を使用した化学機械研磨については、本願発明 者などによる日本特願平9-299937号および特願 平10-317233号に詳しく記載されている。

【0196】研磨の条件は、一例として荷重=250g/cm²、ウエハキャリア回転数=30rpm、定盤回転数=25rpm、スラリ流量=150cc/minとし、研磨パッドは、米国ロデール(Rodel)社の硬質パッド(IC1400)を使用する。研磨の終点は、主導体膜22aが除去されて下地の導電性バリア膜21aが露出した時点とし、終点の検出は、研磨対象が主導体膜22aから導電性バリア膜21aになったときに変化する定盤またはウエハキャリアの回転トルク信号強度を検出することによって行う。また、研磨パッドの一部に穴を開け、基板1表面からの光反射スペクトル変化に基づいて終点を検出したり、スラリの光学的スペクトル変化に基づいて終点を検出したり、スラリの光学的スペクトル変化に基づいて終点を検出したりしても良い。

【0197】図55に示すように、上記の砥粒フリー化学機械研磨を行うことにより、配線溝20aの外部の主導体膜22aは殆ど除去されて下層の導電性バリア膜21aが露出するが、図56(a),(b)に拡大して示すように、下地段差に起因して生じた導電性バリア膜21aの窪み(矢印で示す)などには、この研磨では除去しきれなかった主導体膜22aが残存する。

【0198】次に、配線溝20aの外部の導電性バリア膜21aとその上面に局所的に残った主導体膜22aとを除去するために、基板1を、上記図52~図54に示した第1定盤31c1から第2定盤31c2に移し、砥粒を含む研磨液(スラリ)を使用した化学機械研磨(有砥粒化学機械研磨)(第2ステップのCMP)を行う。ここで有砥粒化学機械研磨とは、アルミナ、シリカなどの粉末からなる砥粒の含有量が0.5重量%よりも多いの研磨液を使用した化学機械研磨を意味する。本実施の形態では、研磨液として純水に5体積%の過酸化水素、0.03重量%のクエン酸および0.5重量%の砥粒を混合したものを使用するが、これに限定されるものではない。この研磨液は、前記のスラリ供給管31uを通じて第2定盤31c2の研磨パッド31pに供給される。

【0199】また、この有砥粒化学機械研磨においては、導電性バリア膜21aの上面に局所的に残った主導体膜22aの除去に引き続いて、配線溝20aの外部の導電性バリア膜21aを除去する。そこで、導電性バリア膜21aに対する主導体膜22aの研磨選択比が前記砥粒フリー化学機械研磨のそれよりも低い条件、例えば選択比3以下の条件で研磨を行い、配線溝20aの内部

の主導体膜22aの表面が研磨されるのを抑制する。

【0200】研磨の条件は、一例として荷重=120g/cm²、ウエハキャリア回転数=30rpm、定盤回転数=25rpm、スラリ流量=150cc/minとし、研磨パッドは、ロデール社のIC1400を使用する。研磨量は導電性バリア膜21aの膜厚相当分とし、研磨の終点は、導電性バリア膜21aの膜厚および研磨速度から算出した時間によって制御する。

【0201】図57に示すように、上記の有砥粒化学機 械研磨を行うことにより、配線溝20aの外部の導電性 バリア膜21aは殆ど除去されて下層の絶縁膜16dが 露出するが、図58(a)、(b)に拡大して示すよう に、下地段差に起因して生じた絶縁膜16dの窪み(矢 印で示す)などには、上記の研磨で除去しきれなかった 導電性バリア膜21aが残存する。

【0202】次に、配線溝20aの内部の主導体膜22 aの研磨を可能な限り抑制しつつ、配線溝20aの外部 の絶縁膜16d上に局所的に残った導電性バリア膜21 aを除去するための選択的化学機械研磨(第3ステップ のCMP)を行う。この選択的化学機械研磨は、主導体 膜22aに対する導電性バリア膜21aの研磨選択比が 少なくとも5以上となる条件で行う。また、この化学機 械研磨は、主導体膜22aの研磨速度に対する絶縁膜1 6dの研磨速度の比が1よりも大きくなる条件で行う。

【0203】上記選択的化学機械研磨を行うには、一般に前記有砥粒化学機械研磨で使用したような0.5重量%よりも多いの砥粒を含有する研磨液に防食剤を添加したものを使用する。防食剤とは、主導体膜22aの表面に耐食性の保護膜を形成することによって研磨の進行を阻止または抑制する薬剤をいい、ベンゾトリアゾール

(BTA)、BTAカルボン酸などのBTA誘導体、ドデシルメルカプタン、トリアゾール、トリルトリアゾールなどが使用されるが、特にBTAを使用した場合に安定な保護膜を形成することができる。

【0204】防食剤としてBTAを使用する場合、その 濃度はスラリの種類にもよるが、通常は0.001~1 重量%、より好ましくは0.01~1重量%、さらに好 ましくは0.1~1重量%(3段階)の添加で十分な効 果が得られる。本実施の形態では、研磨液として前記第 2ステップの有砥粒化学機械研磨で使用した研磨液に防 食剤として0.1重量%のBTAを混合したものを使用 するが、これに限定されるものではない。また、防食剤 の添加による研磨速度の低下を避けるために、ポリアク リル酸、ポリメタクリル酸、これらのアンモニウム塩ま たはエチレンジアミン四酢酸(EDTA)などを必要に 応じて添加してもよい。なお、このような防食剤を含む スラリを使用した化学機械研磨については、本願発明者 などによる特願平10-209857号、特願平9-2 99937号および特願平10-317233号に詳し く記載されている。

【0205】この選択的化学機械研磨(第3ステップのCMP)は、前記の有砥粒化学機械研磨(第2ステップのCMP)が終了した後、引き続いて図52~図54に示したCMP装置の第2定盤31c2の上で行われる。防食剤を添加した研磨液は、前記のスラリ供給管31uを通じて研磨パッド31pの表面に供給される。研磨の条件は、一例として荷重=120g/cm²、ウエハキャリア回転数=30rpm、定盤回転数=25rpm、スラリ流量=190cc/minとする。

【0206】図59および図60(a)、(b)に示すように、上記の選択的化学機械研磨を行うことにより、配線溝20aの外部の導電性バリア膜21aがすべて除去され、配線溝20aの内部に埋め込み配線23aが形成される。

【0207】埋め込み配線23aの形成が完了した上記 基板1の表面には、砥粒などのパーティクルやCu酸化・ 物などの金属粒子を含んだスラリ残渣が付着している。 そこで、このスラリ残渣を除去するために、まず、前記 図52に示すクリーン・ステーション31 dにおいてB TAを含む純水で基板1を洗浄する。このとき、洗浄液 に800kHz以上の高周波振動を加えて基板1の表面 からスラリ残渣を遊離させるメガソニック洗浄を併用し てもよい。次に、表面の乾燥を防ぐために基板1を湿潤 状態に保持した状態で研磨処理部31aから後洗浄部3 1 bに搬送し、第1洗浄部31 i 1において0. 1重量 %のNH4 OHを含む洗浄液を用いたスクラブ洗浄を 行い、続いて第2洗浄部31 i 2において純水を用いた スクラブ洗浄を行う。前記のように、後洗浄部31b は、洗浄中の基板1の表面に光が照射することに起因し て埋め込み配線23aに腐食が発生するのを防ぐため、 全体が遮光壁31mで覆われている。

【0208】上記スクラブ洗浄(後洗浄)が完了した基板1は、スピンドライヤ31jで乾燥された後、次工程へ搬送される。その後の工程は前記実施の形態1と同様である。図61は、上述した埋め込み配線23aの形成プロセスの一部を示すフロー図である。これ以外の工程は、前記実施の形態1~4の各手段と同じである。

【0209】本実施の形態によれば、前記実施の形態1の場合よりさらにTDDB寿命を向上できる。図62は本実施の形態の場合のTDDB寿命を示したグラフである。本実施の形態の場合のデータはラインEで示している。参考のため、処理無し(ラインRef)と有砥粒の化学機械研磨の場合(実施の形態1)のデータ(ラインA)を同時に示している。なお、アンモニアプラズマ処理を行わず、砥粒フリーの化学機械研磨のみを行っただけでもラインFに示すようにTDDB特性が改善する。このように砥粒フリーの場合にTDDB寿命が向上するのは酸化シリコン膜に与えるダメージを低減できるためと考えられる。有砥粒の場合、スラリには2~3μmの粒径(2次粒径)の砥粒(アルミナ等)が含まれる。こ

の砥粒によりマイクロスクラッチが生じ、酸化シリコン膜 (絶縁膜16d) の表面にダメージを与える。しかし、砥粒フリーの場合にはスラリに砥粒が含まれず、あるいは含まれていてもごく少数であるため、ダメージを大幅に軽減できる。このため、TDDB特性が改善されたものと考えられる。

【0210】(実施の形態6)本実施の形態においては、前記実施の形態1のCMP後洗浄処理にける酸洗浄処理(図22の工程107)に際して、薬液として前記有機酸を用いるか、またはフッ酸と有機酸との混合薬液を用いる。これ以外は、前記実施の形態1~5と同じである。有機酸として、例えばクエン酸を用いた場合、たとえばブラシスクラブ洗浄を用い、クエン酸濃度を5%、洗浄時間を45秒の条件が選択できる。

【0211】このように有機酸洗浄を用いることにより、CMP等で生じた表面のダメージ層を除去することができる。これによりTDDB寿命を向上できる。図63は、本実施の形態の場合のTDDB寿命を示したグラフである。本実施の形態の場合のクエン酸を適用したデータはラインH、HF洗浄を適用したデータはラインIで示している。参考のため、処理無し(ラインRef)と前記実施の形態1のデータ(ラインA)を同時に示している。また、有機酸を用いた場合、下地に影響を与えずに金属イオンのみを除去できる効果もある。すなわち、Fe、K、Ca等の不純物を選択的に除去することができる。

【0212】(実施の形態7)図64〜図66は、本発明の実施の形態である半導体集積回路装置の製造方法を示した平面図および断面図である。図64〜図66では配線部のみ示している。

【0213】図64に示すように、前記実施の形態1と同様に埋め込み配線23aおよびキャップ膜用の絶縁膜19bを形成した後、その上に、酸化シリコン膜等からなる低誘電率の絶縁膜16eおよびTEOSを原料ガスに用いてプラズマCVD法により形成した酸化シリコン膜等からなる絶縁膜16fを形成する。

【0214】低誘電率の絶縁膜16eは、例えば水素シルセスキオキサン(Hydrogen Silsesquioxane)を原料とする無機系SOG膜、テトラアルコキシシラン(tetra a lkoxy silane) +アルキルアルコキシシラン(alkyl alkoxy silane)を原料とする有機系SOG膜といった塗布型絶縁膜や、プラズマCVD法で成膜するフロロカーボンポリマー膜など、比誘電率(ϵ)が3. O以下の酸化シリコン系絶縁膜によって構成する。このような低誘電率の酸化シリコン膜を用いることによって配線間寄生容量を低減し、半導体集積回路装置の動作速度の向上を推進できる。

【 0 2 1 5 】次に、図 6 5 (a) に示すようなパターンで、図 6 5 (b) に示すように、スルーホール 3 3 を開口する。スルーホール 3 3 の開口にはフォトリソグラフ

ィとエッチングを用いる。ところで、低誘電率の絶縁膜 16 e は、表面が粗な膜構造を有し、Si-OH結合を 多く有する。このためその上層に形成する膜の膜質や界面状態が良くないことは経験的に判明している。また、 導電性バリア膜 (窒化チタン等)をそのまま未処理で成 膜するとTDDB特性が良くないことも経験的に判明している。そこで、次に、前記実施の形態で説明したアンモニアプラズマ処理をスルーホール33内部の絶縁膜16 e の露出部に施す。これにより、表面のSi-OH結合が改質されて、前記実施の形態1で説明したようにSi-O-N結合に転換される。

【0216】次に、図66に示すように、スルーホール33内に、例えば窒化チタンおよびタングステンからなるプラグ34を形成する。この窒化チタンの堆積の際、実施の形態1と同様にSi-O-N結合が離脱し、窒化チタンと低誘電率の絶縁膜16eとの界面が改善され接着性が向上する。このようなスルーホール内のプラズマ処理は、配線溝にも適用できることはもちろんである。【0217】また、アンモニアプラズマ処理に代えて水素プラズマ処理、窒素、アルゴン、ヘリウム等が混合されたプラズマ処理であっても良い。もちろん、前記したアンモニアプラズマ処理および水素プラズマ処理の両方を施しても良い。これにより、さらに効果を向上させることができる。これ以外は、前記実施の形態1~6と同

【0218】なお、スルーホール33の開口後にフォトレジスト膜を除去するためのアッシング工程に置いて、スルーホール33底部の埋め込み配線23aの表面が酸化される場合がある。このような酸化層を除去する技術として、例えば特開平11-16912号公報に記載の技術がある。

じである。

【0219】 (実施の形態8) 上記のように、銅配線の 実用化に際しては、銅の拡散を防止するためのバリア膜 が必須と考えられているが、配線の微細化に連れて、配 線断面積中に占める高抵抗のバリア膜の断面積が増加す ることにより配線抵抗が増加する結果、配線材料として 銅を適用したメリットが薄れるという問題が発生する。

調を適用したメリットが海れるといり問題が完生する。 【0220】そこで、本発明者らは、銅の拡散現象について改めて実験を行い検討した。その結果、本発明者らは、前記したように銅の拡散現象について本質的なメカニズムを初めて見出した。図67は、前記各種の表面理(アンモニアプラズマ処理、水素プラズマ処理、水素アニール処理、窒素プラズマ処理)および処理なし悪の銅配線中のシリコンの含有量を示したグラフである。なお、この検査結果は、前記銅配線(TiN膜(バリア膜)を含む)の形成工程、前記洗浄工程(還元処理を含まない)、前記各種の表面処理工程(各単独のプラズマ処理のみ)、前記各種の表面処理工程(各単独のプラズマ処理のみ)、前記各種の表面処理工程(各単独のプラズマ処理のみ)、前記各種の表面処理工程(各単独のプラズマ処理のみ)、前記キャップ膜の形成工程および前記層間絶縁膜の形成工程後に行った検査により作成されたものである。また、酸素や硫黄等のような他の不純物におい てもシリコンと同じような結果が得られると考えられる。

【0221】各種の表面処理における銅シリサイドは、前記したように主としてキャップ膜(窒化シリコン等)の成膜時のセットフローによるものである。この検査時点における水素アニール処理および窒素プラズマ処理においては、アンモニアプラズマ処理や水素プラズマ処理に比較して、銅配線の表面近傍($d=10\sim60nm$ 程度)および内部($d=90\sim300nm$ 程度)におけるSiの含有量が多い。特に、表面近傍において極めて多いことが分かる。これらの処理では、前記図21に示したように、TDDB特性が悪かった。

【0222】一方、この検査時点におけるアンモニアプラズマ処理や水素プラズマ処理においては、水素アニール処理および窒素プラズマ処理に比較して、銅配線の表面近傍および内部におけるシリコンの含有量が極めて少ない。 すなわち、これらの処理では、銅配線における不純物の含有量が少ない上、配線溝が形成された絶縁膜の表面の清浄度が高く、また、配線溝が形成された絶縁膜の表面のダングリングボンド等が少ない。 したがって、前記図21に示したように、TDDB特性が良好であった。このようにTiN膜(導電性バリア膜)がある場合において、TDDB特性は、界面の影響のみで決定される

【0223】このような新しい見地から本発明者らは、配線溝内の側壁部および底部にイオン化されていない中性Cuを成膜すること(銅の純度を上げること)、前記アンモニアプラズマ処理または水素プラズマ処理を施すこと、あるいはこれらと前記CMP処理または洗浄処理等とを組み合わせることにより、バリア膜の膜厚を10nm未満に薄くしても、あるいは、バリア膜自体を無くしてしまっても、Cu配線を有する半導体集積回路装置のTDDB寿命を向上させることができることを初めて見出した。

【0224】ここで、図68に配線抵抗(TiN·xnm/TiN·50nm比)のTiN膜(バリア膜)厚の依存性を示す。同図は、配線幅が、例えば 0.4μ m程度および 1.0μ m程度、配線溝の深さが、例えば 0.4μ m程度の溝形状に対して、配線抵抗の実測値と理論値(計算値)とを示している。なお、TiN膜の膜厚は、配線溝の底部の膜厚とする。

【0225】この図68から、TiN膜(バリア膜)の厚さが薄くなるに連れて配線抵抗も減少し、計算値と実測値とがほぼ一致することが分かる。したがって、TiNの膜厚が、50nmの場合の配線抵抗と比較し、TiN膜が無い場合は、配線幅が 0.4μ m程度の場合で15%程度、配線抵抗を大幅に低減できる。また、TiN膜の膜厚が10nm程度の場合でも、配線幅が 0.4μ m程度の場合

で16%、配線幅が 1.0μ m程度の場合で12%程度、配線抵抗を低減できることが分かる。

【0226】また、図69に、銅配線をロングスロースパッタリング法によって形成した場合におけるTDDB特性のTiN膜依存性を示す。同図からTiN膜の膜厚が $10\sim50$ nm程度のTDDB特性は前述しているのと同等であることが分かる。一方、TiN膜が無い場合の試料のTDDB特性は、TiN膜が $10\sim50$ nm程度のTDDB特性に比べて、傾きが緩くなるが新制度目標(例えば0.2MV/cm、110C、10年= 3×10 ⁸秒)を充分に越えることが分かる。

【0227】また、図70に、TiN膜が無い場合およびTiN膜の厚さが10nm程度で形成した場合における各々の銅配線における熱処理の有無によるTDDB特性を示す。同図から、TiN膜が無い試料でも、例えば400℃、3時間の熱処理でTDDB特性が劣化しないことが分かる。この図69および図70の評価結果から、TiN膜が無い場合、すなわち、銅のみで配線を構成した場合でも充分は信頼度を達成することができ、実用的なCu配線を形成することが可能であることが本発明者らの実験によって初めて判明した。なお、これについては、本発明者らによる特願2000-104015号に記載がある。

【0228】次に、本実施の形態の半導体集積回路装置の配線構造の具体例を図71に示す。図71は、半導体集積回路装置の配線部を抜き出して示した断面図であり、(a) はシングルダマシン法によって形成された箇所、(b) はデュアルダマシン法によって形成された箇所をそれぞれ示している。

【0229】なお、図71において、符号16g, 16 i は、絶縁膜16aと同じ低誘電率の絶縁膜から選択された材料からなり、符号16h, 16jは、絶縁膜16 bと同じ材料からなる。また、同図(b)においては、絶縁膜16c, 16dに第1層配線M1の上面一部が露出されるようなスルーホール35が形成されている場合が例示されている。符号19cは、例えば窒化シリコンからなる

【0230】配線の幅(配線溝20aの幅)および隣接配線間隔(隣接配線の互いに対向する側面から側面までの距離)は、例えば 0.4μ m以下である。本発明者らが検討している配線幅および隣接配線間隔は、例えば 0.25μ m以下、あるいは 0.25μ m以下の配線構造を有する半導体集積回路装置である。配線溝420アスペクト比は、例えば1である。

【0231】また、導電性バリア膜21aの厚さは、例えば10nm未満、好ましくは $6\sim7nm$ 程度である。本実施の形態においては、その膜厚を、例えば5nm以下、またはそれよりも薄い3nm以下、あるいはさらに薄い2nm程度としてもTDDB特性を向上させることができた。ここで言う導電性バリア膜21aの厚さは、

最も薄く被着される面部分を指している。すなわち、ここでは、前述したように配線開口部(配線溝20aまたはスルーホール35)内の導電性バリア膜21aの膜厚において側壁部が最も薄く被着されることから、その側壁部の導電性バリア膜21aの厚さのことを指している。そして、さらに、その場合に、例えば次の2通りの構造がある。1つは、配線開口部内の側壁部(溝や孔の底部角を含む)において、導電性バリア膜21aが最も薄い部分の厚さが、上記厚さ(例えば10nm未満、好ましくは6~7nm程度、5nm以下、3nm以下、または2nm程度)である。他の1つは、配線開口部分の厚さが、上記厚さ(例えば10nm未満、好ましくは6~7nm程度、5nm以下、3nm以下、または2nm程度、5nm以下、3nm以下、または2nm程度)である。

【0232】上記のように厚さ10nm未満の、導電性 バリア膜21aを形成したことにより、導電性バリア膜 21aの方が、絶縁膜16b, 16c, 16d, 16 g, 16hとの密着性が銅膜よりも良いので、CMP処 理時に主導体膜22aが剥離するのを防止できる。ま た、導電性バリア膜21aを設けない場合 (後の実施の 形態で説明)に比べて配線抵抗は上昇するものの、信頼 性の高い銅配線構造を実現できる。また、導電性バリア 膜21aを設けない場合に比べてTDDB特性を向上さ せることができる。これは、導電性バリア膜21aが全 く無い場合、主導体膜22aの成膜時に銅が配線溝20 aの側壁部に衝突しSiO2と反応する結果、銅イオン が僅かに発生するためと考えられる。熱処理後であって もTDDB特性は劣化しないことから、その僅かなCu ✓SiO₂界面の銅イオン層が影響していると考えられ。 る。したがって、本実施の形態によれば、僅か10nm 未満の、導電性バリア膜21aでもイオン化した銅に対 してバリアとなり、TDDB特性を向上させることがで きると考えられる。

【0233】また、主導体膜の銅以外の成分の濃度は、 O. 8atomic%以下またはO. 2atomic% 以下である。また、本発明者らの実測結果では、その銅 以外の成分の濃度を、例えば0.08atomic%以 下、または、それよりも低い0.05atomic%以 下、あるいはそれよりもさらに低い0.02atomi c%以下にすることが可能であった。この銅以外の成分 の濃度の値は、半導体チップが完成した時点、すなわ ち、ウエハプロセスを経て半導体ウエハから半導体チッ プが切り出された時点での値であって、その銅以外の成 分が、銅配線形成後の絶縁膜や金属膜の成膜処理時等の 熱(例えばタングステン等では成膜時に450℃程度の 熱が加わる)によって銅配線中に拡散したことを想定し て算出した値である。実際の銅配線において、その銅以 外の成分は、銅配線の上層部(キャップ膜が接する部 分) の濃度が高く、銅配線の中心に向かって次第に薄く

なるような状態で分布していると考えられる。その銅以 外の成分としては、例えばシリコン、酸素、硫黄 (硫黄 は銅配線をメッキ法で形成した場合に考えられる) また はそれらの任意の組合せがある。

【0234】なお、層間絶縁膜の材料として絶縁膜16 aなどの低誘電率材料に代えて、酸化シリコン膜を用いることもできる。また、PSG膜を用いた場合、Cuの拡散を防止する機能を有するので、TDDB寿命をさらに向上させることが可能となる。したがって、半導体集積回路装置の信頼性をさらに向上させることが可能となる。

【0235】次に、このようなシングルダマシン法による銅配線構造の形成方法の一例を図72~図76によって説明する。なお、図72~図76の各々の(a)は、 半導体集積回路装置の製造工程中の要部平面図を示し、

(b) は各図(a) のA-A線の断面図を示している。・また、図72~図75の(a) は平面図であるが、図面を分かり易くするために金属膜にハッチングを付す。

【0236】まず、図72に示すように、配線溝20aを形成する。配線溝20aの底面からはプラグ18の上面が露出している。続いて、図73に示すように、例えばタンタル(Ta)からなる導電性バリア膜21aを、例えば30nm程度のデポ膜厚でスパッタリング法等によって堆積する。この際、配線溝20aの側壁部には、最も厚い箇所で、または、最も薄い箇所で、例えば10nm未満以下、6~7nm程度の導電性バリア膜21aが被着される。なお、ここでは、導電性バリア膜をタンタルとしているが、前記したのと同様に、窒化チタン(TiN)やその他に例示した膜でも良い。

【0237】その後、導電性バリア膜21a上に、銅からなる主導体膜422aを、例えば300nm程度のデポ膜厚でスパッタリング法によって堆積する。この際の条件は、例えば次の通りである。圧力は、例えば0.02Pa、直流(DC)パワーは、例えば10kW、ターゲットと基板1との距離は、例えば300~400mm、温度は、例えば室温である。

【0238】このように本実施の形態においては、主導体膜22aをスパッタリング法によって堆積することにより、CVD法やメッキ法に比べて、化合物の生成を非常に少なくすることができる。また、その際のターゲットとして、例えば99.999%(5N)以上の純度の高い無酸素Cuを用いた。これにより、例えば成膜時の主導体膜22a中の銅の濃度を99.99%以上、好ましくは、99.999%以上にできる。したがって、さらに純度の高い銅を堆積できる。

【0239】導電性バリア膜21 a および主導体膜22 a の堆積に際しては、通常のスパッタリング法でも良いが、ロングスロースパッタリング法やコリメートスパッタリング法等のような指向性の高いスパッタリング法を

用いても良い。その場合、配線溝20aへの金属膜のカバレージを向上させることができる。

【0240】次いで、水素アニール処理を施す。これにより、主導体膜22aを配線溝20a内に良好に埋め込む。その際の条件は、例えば475℃、3分、26.6644×10²Pa、500cm³/min程度である。

【0241】続いて、主導体膜22aおよび導電性バリア膜21aを、図74に示すように、前記実施の形態1~7で説明したのと同様のCMP法等によって研磨し余分な部分を除去することにより、主導体膜22aを形成する。続いて、前記実施の形態で説明したのと同様の防食プロセスおよび後洗浄処理を施す。その後、図75の網掛けのハッチングで示すように、絶縁膜16dおよび主導体膜22aの表面に対して、前記実施の形態1~4で説明したように水素プラズマ処理およびアンモニアプラズマ処理を施す。

【0242】アンモニアプラズマ処理を施すことによ り、絶縁膜16d等の表面部分に、SiH結合およびS i N結合が形成される結果、絶縁膜16dの表面部分の 膜質、清浄度および電気的な安定性を向上でき、銅の拡 散防止性能を向上させることが可能となる。また、前記 実施の形態1で説明したように、キャップ膜との接着性 を向上させることも可能となる。また、主導体膜22a の表面部分においては、窒化銅(CuN)が形成され、 その窒化銅が、後の工程でシリコンや酸素の結合を阻止 するように作用する結果、銅シリサイドや酸化銅の形成 を防止でき、銅の純度を向上させることが可能となる。 したがって、銅の拡散を防止でき、TDDB寿命を向上 させることが可能となる。また、銅の純度が高いので半 導体チップとして完成された状態において銅配線の抵抗 を目的通りに下げることができる。このため、半導体集 積回路装置の性能を向上させることが可能となる。

【0243】また、水素プラズマ処理を施すことにより、絶縁膜16dの表面部分で、SiH結合が形成される結果、アンモニアプラズマ処理の場合とほぼ同じ効果が得られた。また、本発明者らの実験結果によれば、水素プラズマ処理においては、その後のキャップ膜の形成工程において銅が数%程度のシリコンと反応するが、水素アニール、窒素プラズマ処理あるいは無処理の場合に比べて、リーク電流を大幅に低減することができ、TDDB寿命を向上させることが可能であった。また、銅配線の抵抗は、水素アニールまたは窒素プラズマ処理の場合に比べて低下させることができた。

【0244】その後、図76に示すように、キャップ膜用の絶縁膜19bを前記実施の形態1等と同様に堆積する。このようにし、図71(a)に示した配線構造を得る。

【0245】次に、デュアルダマシン法による銅配線構造の形成方法の一例を図77~図85によって説明する。なお、図77~図85の各々の(a)は、半導体集

積回路装置の製造工程中の要部平面図を示し、(b)は各図(a)のA-A線の断面図を示している。また、図81~図84の(a)は平面図であるが、図面を分かり易くするために金属膜にハッチングを付す。

【0246】まず、図77に示すように、絶縁膜16h上に、反射防止膜40を塗布し、その上にフォトレジストパターン41を形成する。フォトレジストパターン41は、例えば平面円形状の孔を形成するためのマスクパターンであり、通常のフォトリソグラフィ技術によって形成されている。続いて、図78に示すように、フォトレジストパターン41をマスクとして、そこから露出する反射防止膜40をドライエッチング法によってエッチング除去した後、さらに、絶縁膜19aをエッチングストッパとして、下層の絶縁膜16h、16g、16d、16cをドライエッチング法によってエッチング除去することにより、スルーホール35を形成する。この段階では、スルーホール35の底面からは絶縁膜19aが露出されている。

【0247】次いで、フォトレジストパターン41およ び反射防止膜40をアッシング法等によって図79に示 すように除去した後、再度、図80に示すように、反射 防止膜42をスルーホール35内に埋め込まれるように 絶縁膜16h上全面に塗布する。続いて、図81に示す ように、反射防止膜42上に、フォトレジストパターン 43を形成する。フォトレジストパターン43は、例え ば平面帯状の配線溝を形成するためのマスクパターンで あり、通常のフォトリソグラフィ技術によって形成され ている。その後、図82に示すように、フォトレジスト パターン43をマスクとして、そこから露出する反射防 止膜42をドライエッチング法によってエッチング除去 した後、さらに、窒化シリコン等からなる絶縁膜19 c をエッチングストッパとして、絶縁膜16h,16gを ドライエッチング法によってエッチング除去することに より、配線溝20aを形成する。この段階では、配線溝 20aの底面からは絶縁膜19cが露出されている。

【0248】次いで、フォトレジストパターン43および反射防止膜42をアッシング法等によって図83に示すように除去した後、配線溝20aおよびスルーホール35の底部に露出される絶縁膜19a,19cを選択的に除去する。このエッチング処理では、酸化シリコン膜と窒化シリコン膜とのエッチング選択比を大きくし、窒化シリコン膜の方が酸化シリコン膜よりもエッチング除去され易い条件でエッチングする。これにより、図84に示すように、配線溝20aおよびスルーホール35の底面から絶縁膜16dおよび第1層配線M1の一部を露出させる。これは、第1層配線M1と上層埋め込み配線との電気的な接続をとるためである。また、酸化シリコン膜よりも誘電率の高い窒化シリコン膜(絶縁膜19a,19c)を可能な限り減らすことで、配線容量の低減を図るためでもある。このようにして、配線溝20a

およびスルーホール35を形成する。

【0249】次いで、図85に示すように、例えばタンタル(Ta)からなる導電性バリア膜21aを、前記と同様の条件でスパッタリング法によって堆積する。この際、配線溝20aおよびスルーホール35の側壁部には、最も厚い箇所で、または、最も薄い箇所で、例えば10nm未満以下、6~7nm程度の導電性バリア膜21aが被着される。なお、ここでも、導電性バリア膜をTaとしているが、前記したのと同様に、TiNやその他に例示した膜でも良い。

【0250】続いて、導電性バリア膜21a上に、銅からなる主導体膜22aを、例えば150nm程度のデポ膜厚でスパッタリング法によって堆積する。その際のターゲットとして、例えば99.999%(5N)以上、好ましくは、99.999%(6N)以上の純度の高い無酸素銅を用いた。これにより、例えば成膜時の主導体膜22a中の銅の濃度を99.999%以上、好ましくは、99.999%以上にできる。したがって、銅配線の底面および側面部に純度の高い銅を堆積できる。

【0251】続いて、さらに、電解メッキ法等によって 銅からなる主導体膜22aを形成することで主導体膜2 2aの設計膜厚を得る。銅を電解メッキ法によりスルーホール35内に埋め込む時の条件は、例えば電流密度が 0.5~1.0A/dm²、40秒程度である。また、 銅を配線溝20a内に埋め込む時の条件は、例えば電流 密度が1.0~2.0A/dm²、140秒程度である。

【0252】次いで、上記シングルダマシン法の場合と同様に水素アニール処理を施す。なお、この処理は場合によって無くても良い。続いて、主導体膜22aおよび導電性バリア膜21aを、図86に示すように、前記と同様のCMP法等によって研磨し余分な部分を除去することにより埋め込み配線23aを形成した後、前記と同様の防食プロセスおよび後洗浄処理を施す。その後、図87の網掛けのハッチングで示すように、絶縁膜16hおよび埋め込み配線23aの表面に対して、前記実施の形態1~4で説明したアンモニアプラズマ処理および水素プラズマ処理を施す。これにより、上記シングルダマシン法で説明した場合と同様の効果を得ることができた。

【0253】その後、図88に示すように、絶縁膜19 bを前記実施の形態1等と同様に堆積して、図71 (b)に示した配線構造を得た。

【0254】このような本実施の形態では、上記本実施の形態の構成で得られる効果の他、前記実施の形態1~7と同じ構成部分については、前記実施の形態1~7で説明したのと同じ効果を得ることが可能となる。

【0255】(実施の形態9)本実施の形態の半導体集 積回路装置の配線構造の具体例を図89に示す。図89 は、半導体集積回路装置の配線部を抜き出して示した断 面図であり、(a) はシングルダマシン法によって形成された箇所、(b) はデュアルダマシン法によって形成された箇所をそれぞれ示している。

【0256】本実施の形態においては、導電性バリア膜が形成されていない。すなわち、配線溝20aまたはスルーホール35内には、銅のみが埋め込まれている。したがって、埋め込み配線23aの側壁部および底部は、ほぼ直接に絶縁膜16b~16dと直接接した状態とされる。また、埋め込み配線23aの銅以外の成分の濃度や分布は、前記実施の形態8で説明したのと同じである。また、配線の幅(配線溝20aの幅)および隣接配線間隔(隣接配線の互いに対向する側面から側面までの距離)等、各寸法は、前記実施の形態8の図71で説明したのと同じである。

【0257】このような本実施の形態においても、前記 実施の形態8で説明したように、TDDB寿命を向上さ・ せることができた。したがって、半導体集積回路装置の 歩留まりおよび信頼性を向上させることが可能となる。 また、本実施の形態においては、導電性バリア膜が設け られておらず、配線溝20aやスルーホール35内には 銅からなる主導体膜22aのみが埋め込まれているの で、配線抵抗を大幅に向上させることが可能となってい る。また、異層配線間が導電性バリア膜(TaやTiN 等)を介さずに直接接続される(ここでは、埋め込み配 線23aと第1層配線M1とが直接接続される構造を例 示したが、配線層の異なる銅配線同士が直接接続される 場合もある)ので、その異層配線間の接触抵抗を大幅に 低減させることができ、微細なスルーホールでの抵抗を 低減させることが可能となっている。したがって、配線 溝20aやスルーホール35が微細化されたとしても半 導体集積回路装置の性能を向上させることが可能とな

【0258】このような銅配線構造の形成方法は、前記 実施の形態8で説明したのと同じである。この場合は、 図72または図84の配線開口部(配線溝22aやスル ーホール35)の形成工程後、主導体膜の堆積工程前 に、水素プラズマ処理、アンモニアプラズマ処理、窒 素、アルゴン、ヘリウム等が混合されたプラズマ処理あ るいは水素プラズマ処理およびアンモニアプラズマ処理 を施すことが好ましい。

【0259】前記したように、アンモニアプラズマ処理を施した場合には、絶縁膜16b,16c,16d,16g,16hの表面(配線溝22aやスルーホール35内も含む)に、SiH結合およびSiN結合が形成される(例えば厚さ10nm未満の薄い窒化シリコン膜が形成される)。また、水素プラズマ処理を施した場合には、絶縁膜16b,16c,16d,16g,16hの表面(配線溝22aやスルーホール35内も含む)に、SiH結合が形成される。これにより、前記実施の形態7で説明したように、絶縁膜16d,16hの上面およ

び配線溝20aおよびスルーホール35内の絶縁膜16d,16c,16h,16gの表面部分の膜質、清浄度、電気的な安定性を向上でき、銅の拡散防止性能を向上させることが可能となる。また、前記実施の形態1で説明したのと同様に、絶縁膜16d,16hとキャップ膜(絶縁膜19b)との接着性を向上させることも可能となる。なお、前記実施の形態7で説明したように、アンモニアプラズマ処理を施した後、軽くドライエッチング処理を施すことにより、第1層配線M1の上部に形成された窒化膜(この場合はWN膜)を除去しても良い。このような方法を採用した場合、埋め込み配線23aの側壁部および底部は、配線溝20aおよびスルーホール35内に形成された薄い窒化シリコン膜に直接接した状態とされる。

【0260】このような本実施の形態では、上記本実施の形態1~8の構成で得られる効果の他、以下の効果を得ることが可能となる。すなわち、導電性バリア膜を設けないことにより、銅からなる埋め込み配線23aの抵抗や異層配線接続部での接触抵抗を大幅に低減させることが可能となる。したがって、半導体集積回路装置の性能を向上させることが可能となる。

【0261】以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

【0262】前記実施の形態では、キャップ膜を後処理 (プラズマ処理)後に真空破壊することなく連続的に形 成する場合について説明したが、後処理の後、一旦真空 破壊をして、その後、キャップ膜を形成しても良い。真 空破壊しない方が本発明の効果をより効果的に奏するこ とができるが、後処理におけるアンモニアプラズマ処理 により薄い窒化層が形成されるため、真空破壊を行い大 気雰囲気に暴露しても酸化層の形成を抑制できる。よっ て、真空破壊した場合であっても、本実施の形態の効果 をある程度奏することは可能である。

【0263】以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるCMIS-LSI技術に適用した場合について説明したが、それに限定されるものではなく、例えばDRAM (Dynamic Random Access Memory)、SRAM (Static Random Access Memory)、SRAM (Static Random Access Memory)、フラッシュメモリ(EEPROM; Electric Erasable Programmable Read Only Memory) またはFRAM (Ferroelectric Random Access Memory)等のようなメモリ回路を有する半導体集積回路装置、マイクロプロセッサ等のような論理回路を有する半導体集積回路装置にも適用できる。本発明は、少なくとも微細銅配線構造を有する半導体集積回路装置、半導体装置、電子回路装置、電子装置またはマイクロマシンの製造方法等に適用可能

である。

[0264]

【発明の効果】本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、 以下の通りである。

- (1).本発明によれば、半導体基板上の第1の絶縁膜に形成された配線開口部内に銅を主導電層として含む配線を研磨法により形成した後であって、その第1の絶縁膜および配線上に第2の絶縁膜を堆積する前に、前記半導体基板に対して水素ガス雰囲気中においてプラズマ処理を施す工程および前記半導体基板に対してアンモニアガス雰囲気中においてプラズマ処理を施す工程を有することにより、銅を主導電層とする配線間の絶縁破壊耐性を向上させることが可能となる。
- (2).本発明によれば、半導体基板上の第1の絶縁膜に形成された配線開口部内に銅を主導電層として含む配線を研磨法により形成した後であって、その第1の絶縁膜および配線上に第2の絶縁膜を堆積する前に、前記半導体基板に対して水素ガス雰囲気中においてプラズマ処理を施す工程および前記半導体基板に対してアンモニアガス雰囲気中においてプラズマ処理を施す工程を有することにより、配線上にシリサイドや酸化銅が形成されるのを抑制または防止できるので、銅を主導電層とする配線の抵抗の増大を防止することが可能となる。
- (3).本発明によれば、半導体基板上の第1の絶縁膜に形成された配線開口部内に銅を主導電層として含む配線を研磨法により形成した後であって、その第1の絶縁膜および配線上に第2の絶縁膜を堆積する前に、前記半導体基板に対して水素ガス雰囲気中においてプラズマ処理を施す工程および前記半導体基板に対してアンモニアガス雰囲気中においてプラズマ処理を施す工程を有することにより、銅を主導電層とする配線とキャップ膜との密着性を向上させることが可能となる。
- (4).本発明によれば、半導体基板上の第1の絶縁膜に形成された配線開口部内に銅を主導電層として含む配線を研磨法により形成した後、前記半導体基板に対して、アルカリ性溶液を用いた洗浄処理、還元性処理および前記酸性溶液を用いた洗浄処理を順に施す工程、前記第1の絶縁膜および前記配線上に第2の絶縁膜を堆積する工程を有することにより、研磨工程中等に配線露出部に形成された酸化銅、酸性洗浄前に還元することができるので、銅を主導電層とする配線の抵抗の増大を防止することが可能となる。

【図面の簡単な説明】

【図1】本願のTDDB寿命測定に使用した試料を示し、(a) は平面図、(b) および(c) は(a) におけるB-B 線断面およびC-C 線断面を各々示す説明図である。

- 【図2】測定の概要を示した概念図である。
- 【図3】電流電圧測定結果の一例である。

【図4】導電性バリア膜の配線溝または接続孔内におけるカバレージの説明図である。

【図5】(a),(b)は、発明者らが検討した技術の課題を説明するための埋め込み配線の断面図である。

【図6】発明者らが検討した技術の課題を説明するための埋め込み配線の断面図である。

【図7】銅配線、アルミニウム配線、タングステン配線のTDDB特性を測定したデータを示すグラフである。

【図8】TDDB寿命を示すグラフである。

【図9】 TDDB寿命を示すグラフである。

【図10】(a)~(d)は、XPSデータを示すグラフである。

【図11】 (a) ~ (d) は、XPSデータを示すグラフである。

【図12】 (a) ~ (d) は、XPSデータを示すグラフである。

【図13】 (a) ~ (e) は、XPSデータを示すグラフであり、(f) は組成比を示す表図である。

【図14】 (a) ~ (d) は、質量分析結果を示すグラフである。

【図15】 (a) ~ (d) は、質量分析結果を示すグラフである。

【図16】配線抵抗を示すグラフである。

【図17】(a)は処理無しの場合における配線部分を示すTEM写真をトレースした断面図、(b)はアンモニアプラズマ処理を施した場合における配線部分を示すTEM写真をトレースした断面図である。

【図18】 (a) ~ (c) は、比較として示すTEM写真をトレースした断面図である。

【図19】(a) および(b) はTDDB劣化のメカニズムを示す説明図である。

【図20】(a)および(b)はTDDB向上のメカニズムを示す説明図である。

【図21】TDDB寿命を示すグラフである。

【図22】本発明の一実施の形態である半導体集積回路 装置の製造方法を示すフロー図である。

【図23】(a)は本発明の一実施の形態の半導体集積回路装置の製造工程中における要部平面図、(b)は(a)のX-X線の断面図である。

【図24】(a)は図23に続く半導体集積回路装置の 製造工程中における要部平面図、(b)は(a)のX-X線の断面図である。

【図25】図24に続く半導体集積回路装置の製造工程中における要部断面図である。

【図26】図25に続く半導体集積回路装置の製造工程中における要部断面図である。

【図27】図26に続く半導体集積回路装置の製造工程中における要部断面図である。

【図28】図27に続く半導体集積回路装置の製造工程中における要部断面図である。

【図29】TDDB特性の結果を示すグラフである。

【図30】配線抵抗の水素アニール依存性を示すグラフである。

【図31】図28に続く半導体集積回路装置の製造工程中における要部断面図である。

【図32】図31に続く半導体集積回路装置の製造工程中における要部断面図である。

【図33】図32に続く半導体集積回路装置の製造工程中における要部断面図である。

【図34】水素プラズマ処理およびアンモニアプラズマ 処理を組み合わせて行った時のTDDB特性を示すグラ フである。

【図35】半導体集積回路装置の一例の要部断面図である。

【図36】本発明の一実施の形態で用いたCMP装置の 全体構成例の説明図である。

【図37】図36のCMP装置における研磨処理部の構成例の説明図である。

【図38】図36のCMP装置における後洗浄処理部の構成例の説明図である。

【図39】図38の後洗浄処理部のブラシの説明図である。

【図40】(a)および(b)は、他の後洗浄処理方式の説明図である。

【図41】(a)および(b)は、さらに他の後洗浄処理方式の説明図である。

【図42】 (a) および (b) は、本発明の一実施の形態で用いたプラズマ処理装置の全体構成例の説明図である。

【図43】本発明の他の実施の形態である半導体集積回路装置の製造方法のフロー図である。

【図44】本発明の他の実施の形態である半導体集積回路装置の製造方法のフロー図である。

【図45】本発明の他の実施の形態である半導体集積回路装置の製造方法の一部のフロー図である。

【図46】本発明の他の実施の形態である半導体集積回路装置の製造方法の一部のフロー図である。

【図47】本発明の他の実施の形態である半導体集積回路装置の製造方法の一部のフロー図である。

【図48】本発明の他の実施の形態である半導体集積回路装置の製造方法の一部のフロー図である。

【図49】本発明の他の実施の形態である半導体集積回路装置の製造方法の一部のフロー図である。

【図50】本発明の他の実施の形態である半導体集積回路装置の製造方法の一部のフロー図である。

【図51】本発明のさらに他の実施の形態である半導体 集積回路装置の製造方法の一部のフロー図である。

【図52】本発明の他の実施の形態である半導体集積回路装置の製造方法に用いるCMP装置の全体構成の一例を示す説明図である。

【図53】埋め込み配線の形成に用いるCMP装置の一部を示す説明図である。

【図54】銅からなる主導体膜の研磨状態を示すCMP 装置の説明図である。

【図55】本発明の他の実施の形態における半導体集積 回路装置の製造工程中における半導体基板の要部断面図 である

【図56】(a)は、図55に続く半導体集積回路装置の製造方法を示す半導体基板の要部平面図、(b)は(a)の要部断面図である。

【図57】図56に続く半導体集積回路装置の製造工程 中の半導体基板の要部断面図である。

【図58】(a)は、図57に続く半導体集積回路装置の製造方法を示す半導体基板の要部平面図、(b)は(a)の要部断面図である。

【図59】図58に続く半導体集積回路装置の製造工程 中の半導体基板の要部断面図である。

【図60】(a)は、図59に続く半導体集積回路装置の製造方法を示す半導体基板の要部平面図、(b)は(a)の要部断面図である。

【図61】図52~図60で説明した半導体集積回路装置の製造方法を示すフロー図である。

【図62】TDDB寿命を示すグラフである。

【図63】TDDB寿命を示すグラフである。

【図64】本発明の他の実施の形態である半導体集積回路装置の製造工程中における半導体基板の要部断面図である。

【図65】(a)は、図64に続く半導体集積回路装置の製造方法を示す半導体基板の要部平面図、(b)は(a)の要部断面図である。

【図66】図65に続く半導体集積回路装置の製造工程 中の半導体基板の要部断面図である。

【図67】各処理を行った際の銅配線中に含まれるシリコンの量を示すグラフである。

【図68】埋め込み銅配線の抵抗における導電性バリア 膜厚さ依存性を示すグラフである。

【図69】TDDB特性の導電性バリア膜厚さ依存性を示すグラフである。

【図70】導電性バリア膜が無い場合および厚さ10nm未満の場合におけるアニール処理後のTDDB特性を示すグラフである。

【図71】(a)および(b)は、本発明の他の実施の 形態である半導体集積回路装置の銅埋め込み配線層の要 部断面図である。

【図72】(a)は本発明の実施の形態である半導体集積回路装置の製造工程中における要部平面図、(b)は(a)のA-A線の断面図である。

【図73】(a)は図72に続く半導体集積回路装置の製造工程中における要部平面図、(b)は(a)のA-A線の断面図である。

【図74】(a)は図73に続く半導体集積回路装置の 製造工程中における要部平面図、(b)は(a)のA-A線の断面図である。

【図75】(a)は図74に続く半導体集積回路装置の 製造工程中における要部平面図、(b)は(a)のA-A線の断面図である。

【図76】(a)は図75に続く半導体集積回路装置の 製造工程中における要部平面図、(b)は(a)のA-A線の断面図である。

【図77】(a)は本発明の実施の形態である半導体集積回路装置の製造工程中における要部平面図、(b)は(a)のA-A線の断面図である。

【図78】 (a) は図77に続く半導体集積回路装置の製造工程中における要部平面図、(b) は(a) のA-A線の断面図である。

【図79】 (a) は図78に続く半導体集積回路装置の. 製造工程中における要部平面図、(b) は(a) のA-A線の断面図である。

【図80】(a)は図79に続く半導体集積回路装置の 製造工程中における要部平面図、(b)は(a)のA-A線の断面図である。

【図81】(a)は図80に続く半導体集積回路装置の製造工程中における要部平面図、(b)は(a)のA-A線の断面図である。

【図82】(a)は図81に続く半導体集積回路装置の製造工程中における要部平面図、(b)は(a)のA-A線の断面図である。

【図83】(a)は図82に続く半導体集積回路装置の 製造工程中における要部平面図、(b)は(a)のA-A線の断面図である。

【図84】(a)は図83に続く半導体集積回路装置の 製造工程中における要部平面図、(b)は(a)のA-A線の断面図である。

【図85】(a)は図84に続く半導体集積回路装置の 製造工程中における要部平面図、(b)は(a)のA-A線の断面図である。

【図86】(a)は図85に続く半導体集積回路装置の 製造工程中における要部平面図、(b)は(a)のA-A線の断面図である。

【図87】(a)は図86に続く半導体集積回路装置の 製造工程中における要部平面図、(b)は(a)のA-A線の断面図である。

【図88】 (a) は図87に続く半導体集積回路装置の製造工程中における要部平面図、(b) は(a) のA-A線の断面図である。


【図89】(a)および(b)は、本発明のさらに他の 実施の形態である半導体集積回路装置の銅埋め込み配線 層の要部断面図である。

【符号の説明】


1 半導体基板

- 2 素子分離溝
- 3 絶縁膜
- 4 p型ウエル
- 5 n型ウエル
- 6 ゲート絶縁膜
- 7 ゲート電極
- 8 ゲートキャップ膜
- 9 サイドウォール
- 10a n型半導体領域
- 10b n+型半導体領域
- 11a p-型半導体領域
- 11b p+型半導体領域
- 12 シリサイド層
- 13 絶縁膜
- 14a~14c コンタクトホール
- 15 プラグ
- 16a, 16b 絶縁膜
- 17 スルーホール
- 18 プラグ
- 19a, 19b 絶縁膜
- 20a 配線溝 (配線開口部)
- 21a 導電性バリア膜 (第1の導体膜)
- 22a 主導体膜 (第2の導体膜)
- 23a 埋め込み配線
- 25 CMP装置
- 25a ローダ
- 25b 研磨処理部
- 25c 研磨処理部
- 25d 防食処理部
- 25e 侵漬処理部
- 25f 後洗浄処理部
- 25 f 1 第1後洗浄処理部
- 25f2 還元処理部
- 25f3 第2洗浄処理部
- 26a 筐体
- 26b 回転軸
- 26c モータ
- 26d 研磨盤
- 26e 研磨パッド
- 26 f ウエハキャリア
- 26f1 凹部
- 26g 駆動軸
- 26h スラリ供給管
- 26i ドレッサ
- 26j 駆動軸
- 27 スクラブ洗浄装置
- 27a モータ
- 27b ステージ
- 27c ブラシ
- 27c1 突起

- 28 ディスクブラシ
- 29 ペンブラシ
- 30a ロードロック室
- 30b1 処理室
- 30b2 処理室
- 30c カセットインタフェイス
- 30d ロボット
- 30e ゲートバルブ
- 30 f サセプタ
- 30g バッフル板
- 30h 支持部材
- 30 i 電極
- 30j 絶縁板
- 30k 反射ユニット
- 30m ランプ
- 30n 赤外線
- 30p 石英窓
- 30q ガスポート
- 30r 真空マニホールド
- 31 CMP装置
- 3 1 a 研磨処理部
- 31b 後洗浄部
- 31c1 第1定盤
- 31 c 2 第 2 定盤
- 31d クリーン・ステーション
- 31g 回転アーム
- 31e ローダ
- 31f アンローダ
- 31h ローダ
- 31 i 1 第1洗浄部
- 31i2 第2洗浄部
- 31 j スピンドライヤ
- 31k アンローダ
- 31n 駆動機構
- 31p 研磨パッド
- 31q 駆動機構
- 31r ウエハキャリア
- 31s ウエハチャック
- 31t リテーナリング
- 31 u スラリ供給管
- 31 v 駆動機構
- 31w ドレッサ
- 31m 遮光壁
- 33 スルーホール (配線開口部)
- 34 プラグ
- 35 スルーホール (配線開口部)
- 40 反射防止膜
- 41 フォトレジストパターン
- 42 反射防止膜
- 43 フォトレジストパターン





M2 第2層配線 M3 第3層配線



Qp pチャネル型MISFET Qn nチャネル型MISFET









【図3】

Ø 3




【図2】




[図4]

2 4




【図7】


2 7




【図5】




【図8】






【図6】

Ø 6




【図9】


2 9





【図10】

図 10











【図16】

図 16





Ø 17







【図11】












【図18】


2 18




[図12]











【図19】

図 19





【図13】







[図14]











【図26】

【図28】


2 26


2 28





【図15】






【図40】

(a) (b) 28


【図41】 【図20】 **20** 20 **Ø** 41 (b) (a) (a) 電界已 66 ドリフト電流の減少 (b) Cu²⁺生成防止 GND TDDB寿命の向上 Car GND V>0 屋間絶跡度キャップ展 67



(図 2 3)


(a)

(b) 17 18 17 18 17 18 17 18 17 18 17 18



【図25】


25




【図45】

図 45 乾燥処理 108 砂処理 NHLプラズマ 110 H-プラズマ 109 大気関放せず 111


【図24】





【図27】

⊠ 27





【図29]

图 29

【図30】









[図31]

図 31


【図32】

Ø 32






【図51】




【図33】



1: 半導体基板 160, 16d: 総設備 Bla: 岩電体ペリア駅 27m: 主導体網 25m: 出め込み配線


【図34】

24 34




【図35】


Ø 35





【図37】




【図46】








【図52】




【図53】

Ø 53




【図54】

2 54




【図56】

図 56




【図64】

Ø 64





(b)



【図58】

2 58







(b)


(b)

【図60】






【図59】




【図61】


Ø 61





【図62】

2 62










【図74】 【図75】 **Ø** 75 **Ø** 74 (a) (b) (b) (a) 【図77】 [図80] **図** 77 【図78】 (a) **Ø** 78 **2** 80 (a) (a) (b) (b) (b) __19c -- 16d - 16c M1



【図87】 【図88】 【図89】 **27** 87 **28** 88 **2** 89 22a 23e(M2) (a) (a) (a) 16h (b) (b) (b) -16c -160 MI

フロントページの続き

(51) Int. Cl. 7

識別記号

FI . HO1L 27/08 テーマコート (参考)

H O 1 L 21/8234

27/088

(72)発明者 小西 信博

東京都青梅市新町六丁目16番地の3 株式

会社日立製作所デバイス開発センタ内

(72)発明者 大橋 直史

東京都青梅市新町六丁目16番地の3 株式

会社日立製作所デバイス開発センタ内

(72) 発明者 丸山 裕之

東京都青梅市新町六丁目16番地の3 株式

会社日立製作所デバイス開発センタ内

Fターム(参考) 5F033 HH04 HH08 HH11 HH18 HH19

HH21 HH23 HH25 HH28 HH32

102D

НН33 НН34 ЈЈ19 ЈЈ33 КК01

talee inter jjis jjee inter

KK19 KK25 KK27 MM01 MM02

MM07 MM12 MM13 NN06 NN07

PP06 PP15 PP21 PP22 PP27

PP28 PP33 QQ09 QQ10 QQ25

QQ31 QQ37 QQ48 QQ73 QQ75

QQ90 QQ91 QQ98 RR01 RR04

RR06 RR09 RR11 RR15 RR21

RR29 SS01 SS03 SS11 SS15

SS21 XX00 XX31

5F048 AC01 BA01 BB05 BB08 BB09

BB11 BC06 BE03 BF06 BF12

BG01 BG13 DA24